1   2   3   4   5   6   7   8   9
Ім'я файлу: шпора цифрова схемотехника.docx
Розширення: docx
Розмір: 1380кб.
Дата: 06.06.2021

ПЕРЕЛІК ПИТАНЬ ДО ЕКЗАМЕНУ

ЦИФРОВА СХЕМОТЕХНІКА

Функції та елементи логіки. Основні поняття цифрової схемотехніки.

Логічні елементи належать до найпростіших комбінаційних пристроїв, що мають один вихід та один-два входи. Логічний елементце електронна схема, що реалізує визначену перемикальну функцію. Сукупність логічних елементів, призначена для перетворення двійкових змінних, називається логічною схемою.

Розрізняють три основні логічних елементи (ЛЕ): І, АБО, НЕ.



При описі роботи логічних елементів вихідним сигналам ставлять в однозначну відповідність функції, а вхідним сигналам  аргументи цих функцій. Основними логічними функціями в алгебрі логіки прийнято вважати функції від двох аргументів.

Функції алгебри логіки набувають значення 1 або 0 залежно від значень своїх аргументів. Одна з форм завдання функції логіки – таблична. Таблиці, що відображували відповідність усіх можливих комбінацій значень двійкових аргументів значенням функції логіки, називають таблицями істинності.
Мінімізація функцій алгебри логіки.

Логічну схему, що реалізує заданий алгоритм перетворення сигналів, можна

синтезувати безпосередньо за виразом, поданим у вигляді ДДНФ або ДКНФ.

Проте отримана при цьому схема, як правило, не оптимальна з погляду її практичної реалізації. Тому початкову логічну функцію звичайно мінімізують

Метою мінімізації логічної функції є зменшення вартості її технічної реалізації.

Послідовність дій для мінімізації логічних функцій із використанням карт Карно:

1. Будується таблиця для n змінних і робиться розмітка її сторін.

2. Клітинки таблиці, що відповідають наборам змінних, які перетворюють функцію на одиницю, заповнюються одиницями, інші – нулями.

3. Вибирається найкраще покриття таблиці прямокутниками. Найкращим вважається таке покриття, яке задається мінімальним числом прямокутників, а якщо таких варіантів декілька, то з них вибирається той, який дає максимальну сумарну площу прямокутників.

Етапи мінімізації методом Квайна:

1) запис функції у вихідній формі – ДДНФ;

2) застосування співвідношення склеювання послідовно до конституентів одиниці, потім до імплікант n-1 рангу, n-2 рангу і т. д., поки можливе формування нових імплікант;

3) виконання всіх можливих поглинань, у результаті чого визначаються всі прості імпліканти;

4) побудова таблиці покриттів і знаходження тупикових ДНФ (ТДНФ);

5) вибір мінімальної ДНФ (МДНФ) із числа ТДНФ.

Метод Квайна – Мак – Класки є модифікацією метода Квайна

1. Для функції виписують комплекс 0-кубів (К°). Набори впорядковуються за кількістю одиниць. Отримують групи без одиниць, з однією одиницею, із двома і т. д. У цьому випадку склеювання можливе тільки між сусідніми групами кубів.

2. Шляхом склеювання формують 1-куби, 2-куби і т.д, поки можливе склеювання. Кожен куб упорядковується аналогічно 0-кубу. При цьому необхідно, щоб в одну группу входили куби, які мають не тільки однакове число одиниць, але й залежать від одних і тих же самих змінних.

3. Шляхом поглинання формується покриття Z, яке відповідає скороченій ДНФ.

4. Будується матриця покриттів, з якої визначають усі ТДНФ.

5. Серед ТДНФ відшукується МДНФ.

Елементи логіки, що мають три стани на виході

Для запобігання конфлікту сигналів пристрою при підключенні виходів до магістралі має існувати можливість відключення від неї. Таку можливість надають спеціальні ЛЕ із трьома станами виходу: два стани – нульовий та одиничний, як у звичайних ЛЕ, а третій стан – «відключено», коли елемент набуває високого вихідного імпедансу.



Входи

Вихід

Входи

Вихід

Z

A

b




Z

a

b




1

X

X

Викл.

0

X

0

1

0

0

X

1

0

1

1

0

Із таблиці видно, що при Z = 0 ЛЕ не відрізняється від звичайного 2I–НЕ- елемента, але при Z = 1 вихід ЛЕ переходить у стан «відключено».

Приклади ЛЕ із трьома станами мають високу здатність навантаження і називаються шинними формувачами (bus drivers), - мікросхеми КР580ВА86 (аналог 8286), КР580ВА87 (аналог 8286).
Перетворення довільних кодів. Мультиплексори.

Мультиплексор – це функціональний вузол, що здійснює підключення (комутацію) одного з декількох входів даних на один вихід. За допомогою мультиплексора виконується тимчасове розділення інформації, що надходить по різних каналах.

Мультиплексори мають дві групи входів та один або два взаємодоповнюючих виходи. Одні входи інформаційні, а інші служать для управління. До них належать адресні та дозволяльні (стробувальні) входи. Якщо мультиплексор має n адресних входів, то число інформаційних входів буде 2n. Набір сигналів на адресних входах визначає конкретний інформаційний вхід. Дозволяльний (стробувальний ) вхід управляє одночасно всіма інформаційними входами незалежно від стану адресних входів. Заборонний сигнал на цьому вході блокує дію всього пристрою.



Рис.3.14. Схема та умовне позначення мультиплексора К555КП7

За своїми функціональними можливостями мультиплексори є дуже гнучкими пристроями. У мультиплексорів, що випускаються у вигляді ІС, число інформаційних входів не перевищує шістнадцяти. Більше число входів забезпечується шляхом нарощування.



Рис.3.15. Схеми реалізації довільних логічних функцій

на мультиплексорах

На рис. 3.15,а проілюстрована реалізація на мультиплексорі функції Y1. У цьому випадку хi дорівнює 0 та 1 для відповідного набору . На рис. 3.15, б продемонстрована реалізація функції Y2 , де хi дорівнює 0, 1, D або не D.
Тригер Т – типу,

Належить до послідовнісних пристроїв з єдиним входом, на який надходять тактові імпульси. Кожен тактовий імпульс змінює стан тригера на протилежний.

Основою для побудови можуть служити двоступінчасті синхронні RS-тригери, в яких для зміни стану тригера на інверсний використовуються власні вихідні сигнали. При цьому інверсний вихід має бути сполучений з S-входом, а прямий вихід – з R-входом тригера (рис. 4.6,а).



Рис. 4.6. Схема T-тригера (а) та його умовне графічне позначення (б)

Т-тригер є двоступінчатим тригером, тому його спрацьовування відбувається в два етапи. На момент надходження тактового імпульсу на вхід Т (на вхід С першого тригера надходить логічна одиниця) інформація з виходів і записується в тригер Т1. При цьому тригер Т2 перебуває в режимі зберігання інформації, оскільки на його С-вхід поданий через інвертор логічни ноль. Стан виходів і залишається незмінним. Після закінчення тактового імпульсу (на С-вхід тригера Т1 надходить логічний ноль) перший тригер блокується, а інформація з його виходів записується в тригер Т2, оскільки на його С-вході в цей час присутня логічна одиниця.



З тимчасових діаграм видно, що перемикання Т-тригера відбувається по зрізу тактових імпульсів.

Асинхронні лічильники. Тимчасові діаграми, принцип роботи.

На рис. 5.1,а найпростіший спосіб включення тригерів, що реалізують послідовний лічильник, який рахує імпульси. Показаний три- розрядний лічильник із коефіцієнтом перерахунку Ксч = 8.





Рис. 5.1. Схема (а) і тимчасові діаграми ( б) двійкового асинхронного лічильника

Отже, після подачі на вхід восьми імпульсів лічильник повернеться до початкового стану. Будемо говорити, що подача на вхід лічильника числа імпульсів, що перевищує Ксч на одиницю, викликає переповнення лічильника. Послідовний характер роботи є причиною двох недоліків послідовного лічильника: менша швидкість рахунку порівняно з паралельними лічильниками та можливість появи помилкових сигналів на виході схеми. Допустима швидкість рахунку в лічильниках обох типів визначається максимальною швидкістю перемикання одного тригера. Визначаючи максимальну швидкість рахунку послідовного лічильника, потрібно враховувати найсприятливіший варіант зміни стану всіх m тригерів. Сумарну тривалість перехідного процесу - сума часів запізнювання окремих елементів, що з’єднують тригери, і часів спрацьовування всіх тригерів. Знайдений таким чином максимальний час переходу лічильника з одного стану в інший - граничним.

Для того щоб JK-триггер працював у рахунковому режимі, необхідно на JK -входах забезпечити рівень логічної одиниці. Із цією метою JK-входи через резистор із номіналом (1,0 – 1,5) кОм мають бути приєднані до джерела живлення. Оскільки JK-триггер спрацьовує на перепад із 1 в 0 (по задньому фронту), то для запуску наступного тригера прямі виходи попередніх тригерів сполучені з тактовими входами наступних. При цьому показання лічильника знімаються з прямих виходів тригерів Q3, Q2, Q1.

Якщо спочатку в усі тригери лічильника записати логічний ноль (початкова установка), то при подачі рахункових імпульсів на вхід першого тригера стан лічильника змінюватиметься відповідно до рис. на 5.1,б. Із тимчасової діаграми видно, що стан першого тригера змінюється по спаду кожного рахункового імпульсу. Стани ж другого і третього тригерів змінюються на протилежні тільки тоді, коли з виходу попередніх тригерів на їхній тактовий вхід надходить перепад з 1 в 0. Таким чином, стани вихідних тригерів відображують число імпульсів, що надійшли на лічильник, у двійковій системі числення. Загальне число можливих станів лічильника визначається кількістю тригерів за формулою n = 2N, де N – число тригерів. У схемі на рис. 5.1,а число станів n = 23 = 8. Після восьмого рахункового імпульсу лічильник повертається в початковий стан.


  1   2   3   4   5   6   7   8   9

скачати

© Усі права захищені
написати до нас