Функціонування основних підсистем мпс

Ім'я файлу: РЕФЕРАТ.docx
Розширення: docx
Розмір: 83кб.
Дата: 30.05.2020
скачати
Пов'язані файли:
Антарктида.docx
Синтез хіміко.docx
бесіда 24.docx
доповідь Косій М.В..docx
Золотий перетин в архітектурі (біології, медицині, мистецтві, му
urscc084.doc

Функціонування основних підсистем МПС

Мікропроцесор (МП) - програмно-керований пристрій, що здійснює процес обробки цифрової інформації і управління ним; побудований на одній або декількох великих інтегральних схемах (ВІС).

Мікропроцесорна ВІС - інтегральна мікросхема, що виконує функцію МП або його частини (ВІС з процесорною організацією, розроблена для побудови мікропроцесорних систем).

Мікропроцесорна система - управляюча інформаційна або інша спеціалізована цифрова система, побудована на базі мікропроцесорних пристроїв.

Мікропроцесорна ЕОМ (мікро-ЕОМ) - це ЕОМ, що складається з мікропроцесора (мікропроцесорів), напівпровідникової пам'яті, засобів зв'язку з периферійними пристроями та джерела живлення, поєднаних загальною несучою конструкцією.

Мікропроцесорний комплект (МПК) - набір мікропроцесорних та інших інтегральних мікросхем, сумісних по конструктивно-технологічному виконанню та призначених для сумісного вживання при побудові мікро-ЕОМ і інших засобів обчислювальної техніки.

Все різноманіття МП зручно розділити на два типи:

- однокристальні МП з фіксованою розрядністю слова та фіксованою системою команд і, як правило, пристроєм управління зі "схемною" логікою;

- багатокристальні (секційні) мікропрограмовані МП із змінною розрядністю слова і з фіксованим набором мікрооперацій.

Мікрокомп'ютери першого типу мають типову структуру типову, яка нагадує організацію звичайних ЕОМ. В ній в явній формі знайшов віддзеркалення принцип обробки даних на основі виконання команд програми. Тому методи роботи з МП першого типу певною мірою подібні методам роботи малих ЕОМ.

Однокристальні МП виконуються з використанням різних МОП-технологій мікроелектроніки, що дозволяють розміщувати на одному кристалі велике число елементарних схем, МОП-транзисторів дякуючи їх унікально малим розмірам і невеликій потужності розсіювання. МОП-структури перших поколінь істотно поступалися в швидкодії біполярним структурам.

Біполярні ВІС (наприклад, з малопотужними ТТЛ-схемами з діодами Шотки) володіли в порівнянні з МОП-ВІС набагато більшою швидкодією, але значно меншою густиною упаковки компонентів на кристалі.

З'явився другий тип МП - багатокристальний біполярний МП, заснований на конструктивному принципі ФУНКЦІОНАЛЬНО-РОЗРЯДНОГО СЛОВА, що пропонує реалізацію на кристалі малорозрядної (2-4 розряди) мікропроцесорної секції (пошарові). В цьому випадку для забезпечення обробки слів заданої розрядності мікропроцесор складається з відповідної кількості однакових кристалів (мікропроцесорних секцій, "слів") об'єднаних мікропрограмним блоком управління, реалізованим на окремих кристалах.

Мікропрограмні багатокристальні МП забезпечують велику гнучкість в досягненні потрібних користувачі характеристик (в першу чергу потрібної швидкодії мікропроцесорного пристрою або мікропроцесорної системи, надаючи користувачу можливість задавати спеціалізовану систему команд, орієнтовану на певне використання. Проте при цьому проектувальник повинен розробляти мікропрограми, які реалізують ці команди, і записати їх в управляючу пам'ять МП.

Згодом різні варіанти поліпшеної МОП-технології дозволили не тільки збільшивши кількість елементів на кристалі, але і випередили по швидкодії МП на основі біполярної технології.

Для внутрішнього опису функціонування МП необхідно охарактеризувати:

- формат оброблюваних даних і команд;

- тип і гнучкість команд;

- способи адресації даних;

- кількість внутрішніх регістрів загального призначення;

- організацію і адресацію стека;

- параметри віртуальної пам'яті;

- інформаційний об’єм пам'яті.

МП також розрізняють:

- по числу ВІС в МП;

- по призначенню;

- по виду оброблюваних вхідних сигналів;

- по організації структури МП схем.

По характеру роботи в часі МП поділяють на синхронні і асинхронні.

Синхронні МП - це МП, в яких початок і кінець виконання операцій задається пристроєм управління ПУ.

Асинхронні МП дозволяють початок виконання кожної наступної операції визначити по сигналу фактичного закінчення виконання попередньої операції.

По організації структури МП системи розрізняють:

- одно магістральні мікро-ЕОМ;

- багато магістральні мікро-ЕОМ.

У одно магістральних мікро-ЕОМ всі пристрої мають однаковий інтерфейс і підключені до єдиної інформаційної магістралі, по якій передаються коди даних, адреси і управляючих сигналів.

У багато магістральних мікро-ЕОМ пристрої групами підключаються до своєї інформаційної магістралі.

По кількості виконуваних програм розрізняють: однопрограмні і багатопрограмні МП.

У однопрограмному МП перехід і виконання наступної програми відбувається після завершення поточної програми.

Багатопрограмний МП дозволяє виконувати одночасно декілька програм.

Основою будь-якої мікропроцесорної системи є МП.

Узагальнена логічна структура мікропроцесорної системи МПС наведена на мал. 3.

Мал.1. Узагальнена логічна структура МП – системи.

Скорочення: МП - мікропроцесор,

ОЗП- оперативний запам’ятовуючий пристрій,

ПЗП – постійний запам’ятовуючий пристрій,

ЗП – зовнішній пристрій,

КПД – контролер прямого доступу до пам’яті.

МП здійснює цифрову обробку даних, здійснює адресацію команд і операндів, що зберігаються в пам'яті за допомогою шин адреси, даних і управління.

В постійному запам’ятовуючому пристрої (ПЗП) зберігаються системні програми, необхідні для управління процесом обробки даних.

В оперативному запам’ятовуючому пристрої (ОЗП) зберігаються прикладні програми, дані і результати обчислень.

Робота МП синхронізується тактовими сигналами СLК, що поступають на його входи від генератора тактової частоти ( синхронізації).

Схема початкового скидання виробляє сигнал RESET (СКИДАННЯ) мікропроцесора на основі аналізу напруг на виході блоку живлення (включення живлення) або при примусовій зупинці роботи МПС з клавіатури.

Контролери — пристрої, що забезпечують обмін даними різних ЗП, мікропроцесором і ОП. Контролер переривань - якій аналізує сигнали (запити на переривання), які надходять до МПС від ЗП (зовнішні переривання) або мікропроцесора ( внутрішні переривання) та організує відгук ( або реакцію) МПС на переривання.

Контролер прямого доступу до пам'яті призначений для обміну даними між ЗП та ОП без участі мікропроцесора.

До складу МПС можуть входити:

- шинний контролер, призначений для сполучення пристроїв з системною шиною по паралельному інтерфейсу;

- послідовного інтерфейсу, призначений для побудови багатопроцесорних систем або сполучення джерел і приймачів сигналів, що не збільшують навантаження на системний інтерфейс;

- спеціалізований процесор арифметичної обробки сигналів (співпроцесор);

- ПЗП команд і констант;

- ОЗП операндів.

Для забезпечення роботи МПС до її системного інтерфейсу можна підключати пристрої для спеціалізованої обробки арифметичних алгоритмів (таких, як швидке перетворення Фур`є, десяткова корекція) і пристрої обробки аналогових сигналів.

Як пристрої для обробки аналогових сигналів використовують аналого-цифрові (АЦП) і цифроаналогові (ЦАП) перетворювачі, що забезпечують безпосереднє сполучення цифрового пристрою обробки з аналоговими сигналами датчиків і приймачів.

Існує три способи передачі інформації:

- програмно-управляюча передача даних, що ініціюється процесором;

- програмно-управляюча передача, що ініціюється запитами на переривання від зовнішнього пристрою;

- прямий доступ до пам'яті (ПДП).

Мал.4. Способи передачі цифрової інформації

При програмно-управляючій передачі, як це показано на мал. 4 а), передача слів відбувається через регістри процесора: слово даних через контролер зовнішнього пристрою надходить до внутрішнього регістра мікропроцесора (акумулятора) і в залежності від потреб подальшої обробки надходить до ОЗП.

При програмно-управляючій передачі даних МП на під час цієї операції відволікається від виконання основної програми, що веде до зниження продуктивності МП системи. Крім того, швидкість передачі даних через МП може виявитися недостатньою для роботи з високошвидкісними ЗП.

Відрізняються перший і другий спосіб передачі даних тільки ініціатором: при першому способі – це процесор ( наприклад, при виконанні команди програми, яка потребує дані з зовнішнього пристрою), при другому – це зовнішній пристрій, сигнал від якого має назву – переривання.

Прямим доступом до пам'яті називається обмін даними, що забезпечує автономну передачу даних між ОЗП і ЗП ( без участі мікропроцесора).

Прямий доступ до пам'яті збільшує граничну швидкість введення/виведення інформації і загальну продуктивність МПС, робить її більш пристосованою для роботи в системі реального часу.

Прямим доступом до пам'яті управляє контролер ПДП, що виконує наступні функції:

- управління передачею даних між ОЗП і ЗП, що ініціюється процесором або ЗП.

- визначення розміру блоку даних, що передаються та області пам'яті, куди записуються дані;

- визначення адреси чарунок ОЗП, що беруть участь в передачі;

- підрахунок кількості байт, що передані через інтерфейс та визначення моменту завершення операції введення/виведення.

Функціонування МПС – це процес, якій складається з виконання команд та обміну даними.

Процес функціонування МПС зводиться до наступної послідовності дій:

отримання даних від різних зовнішніх пристроїв (з клавіатури, від дисплеїв, з каналів зв'язку, від різного типу зовнішніх запам’ятовуючих пристроїв (дискети, флеш-карти, вінчестери)),

обробка даних і

видача результатів обробки на зовнішні пристрої (ЗП).

При цьому дані від ЗП, що підлягають обробці, можуть поступати і в процесі їх обробки.

Оперативна пам'ять (ОЗП) зберігає і видає по запитах команди програми, яку виконує мікропроцесор, різні дані (початкові, проміжні та кінцеві результати обробки);

Мікропроцесор видає на шину адреси номер (адресу) чарунки ОП, в якій записана чергова команда, і по шині управління в ОП поступають сигнали, що забезпечують читання вмісту цієї чарунки. Чергова команда через шину даних передається в мікропроцесор. Тут команда розшифровується.

Якщо дані, які необхідні для виконання цієї команди, знаходяться в регістрах мікропроцесора, то мікропроцесор приступає до виконання вказаною в команді операції.

Якщо при розшифровці команди з'ясується, що дані, що беруть участь в операції, знаходяться в ОП, то мікропроцесор виставляє на шину адреси адресу чарунки, де зберігаються ці дані; після видачі даних з ОП мікропроцесор приймає їх через шину даних, потім виконується операція над даними.

Після завершення поточної команди на шину адреси видається адреса наступної команди, і описаний процес повторюється.

Обмін даними з ЗП може здійснюється таким чином.

Мікропроцесор, виконуючи команду введення, подає на контролер відповідні керівні сигнали; дані з ЗП приймаються в регістр контролера, потім вони контролером видаються на шину даних. Далі ці дані з шини даних приймаються в мікропроцесор. Потім в процесі виконання відповідної команди вони передаються в ОП.

Аналогічно відбувається обмін даними у зворотному напрямі — від ОП до ЗП. По відповідній команді програми здійснюється прийом з ОП в мікропроцесор даних, що підлягають передачі на ЗП, після чого по одній з наступних команд ці дані видаються на шину даних і через контролер обміну передаються на ЗП.

Описаний процес обміну припускає, що моменти обміну даними відомі наперед вже на етапі програмування, і в програмі передбачаються в певних місцях відповідні команди.

Моменти обміну можуть визначатися і самим ЗП. В таких випадках ЗП подає в мікропроцесор певні сигнали і переводить його в стан переривання. Перебуваючи в стані переривання мікропроцесор припиняє виконання основної програми і переходить до виконання команд іншої програми (перериваючої програми), зберігається в ОП. Після закінчення перериваючої програми мікропроцесор повертається до виконання основної програми.

Описані способи забезпечують низьку швидкість обміну, і застосовувати їх доцільно при обміні даними з низькошвидкісними ЗП.

При роботі з високошвидкісними ЗП (такими, як що запам'ятовують пристрої на дисках і ін.) використовується так званий метод прямого доступу до пам'яті (ПДП). В цьому режимі мікропроцесор відключається від шин адреси і даних, надаючи їх в розпорядження ЗП для безпосереднього обміну даними з ОП (без участі мікропроцесора). Обмін при цьому організовується спеціальним контролером ПДП.

У режимі ПДП ЗП обмінюється з ОП не битами або байтами даними, а великими блоками даних. В контролер ПДП мікропроцесор заздалегідь поміщає інформацію, необхідну для управління обміном (адреса чарунки ОП, куди записується або звідки прочитується перше належне обміну слово, кількість слів в блоці і ін.). В процесі обміну контролер ПДП видає на шину адреси адресу чарунки ОП, після закінчення передачі слова між ОП і ЗП через шину даних контролер ПДП збільшує на одиницю значення адреси, видаваної на шину адреси. Після завершення передачі заданої кількості слів контролер ПДП припиняє обмін, інформуючи про це мікропроцесор. Останній відновлює зв'язок з шинами адреси і даних і продовжує виконання програми.

Під організацією мікро-ЕОМ розуміють склад її програмно-апаратних засобів, зв'язки між ними і їх функціональні характеристики. Мікросистеми мають багаторівневу ієрархічну організацію з багатьма складовими компонентами на кожному рівні. З нижнім рівнем функціонального опису МПС і її складових пов'язано поняття фізичної організації мікро-ЕОМ - її функціональна схема. Термін "логічна організація" відноситься до більш високих рівнів опису мікро-ЕОМ. Так, логічна організація на рівні апаратури - це склад, функціональні зв'язки і характеристики взаємодії апаратних модулів в процесі виконання різних задач, які звичайно називають структурною схемою або структурою. Про логічну організацію на рівні програмного забезпечення (ПО) говорять як про обчислювальне середовище і її особливості.

Кінцева мета проектування МПС - створення працездатного і оптимального виробу на базі одного або декількох МП. Можливість її досягнення визначається в першу чергу вибором раціонального співвідношення між програмними і апаратними засобами. Для цього вводиться поняття архітектури.

Мікросистемам, побудованим па основі мікропроцесорних комплектів (МПК) молодшого покоління, властива більш проста архітектура, що було важливе для інтегральної технології минулого десятиріччя. Проте обчислювальні можливості і швидкодія цих систем, як правило, були низькі. Удосконалення технологічних прийомів дозволило збільшити ступінь інтеграції апаратури і перейти до складної 16-розрядної архітектури з віртуальною пам'яттю, що забезпечує паралельну обробку багатьох задач в реальному масштабі часу.

Мікросистема (МС) складається з побудованого на базі МПК центрального процесора (ЦП), основної пам'яті для зберігання програм і даних, а також підсистеми уведення-виведення для зв'язку МПС із зовнішньою апаратурою. Задача управління МС покладається на ЦП, який пов'язаний з пам'яттю і підсистемою ВВ через канали пам'яті і ВВ відповідно. Центральний процесор прочитує з пам'яті МС команди, які утворюють програму, і декодує їх. Відповідно до результату декодування команд він здійснює вибірку даних з пам'яті МС і портів введення, обробляє їх і пересилає назад в пам'ять або порти виводу підсистеми ВВ. Існує також можливість ВВ даних з пам'яті на зовнішні пристрої і назад, минаючи ЦП. В такому випадку обмін даними виконується через канал прямого доступу до пам'яті (ПДП), управління яким покладається на підсистему ВВ. Іноді виділяються ресурси підтримки режиму реального часу, в найпростішому випадку що розділяються процесором і підсистемою ВВ.

Мал.5 Базова організація мікро-ЕОМ

Кожний рівень організації мікро-ЕОМ і будь-яка її складова частина мають достатньо складну внутрішню структуру, деталізація якої приводить до появи різних типів структур і обчислювальних середовищ. Відповідно до принципу програмного управління, що використовується в МС, їх організація в значній мірі визначається методологією побудови великих обчислювальних систем. Проте через особливості виробництва МПК БІС і їх вживання організація МС придбала ряд рис, не властивих великим ЕОМ.

Система переривань мікропроцесорів

Термін "мікропроцесор", звичайно, несе певну інформацію про пристрій, названий таким іменем. Це пристрій для обробки даних. На відміну від стандартного ЦП логічні схеми МП реалізовані на одній або декілька ВІС, а так як останній також називаються мікросхемами, то стає зрозумілим походження терміна "мікропроцесор".

Очевидно, що обробка даних - одна із головних функцій МП, яка включає як і маніпулювання так і обрахунок даних. Іншою функцією МП є управління системою. Схеми управління дозволяють декодувати і виконувати програми - набір команд для обробки даних. Робота мікропроцесора складається з наступних кроків: спочатку вибирається команда, потім логічна схема її декодує, після чого здійснюється виконання цієї команди. Також відбувається обмін інформацією з зовнішніми пристроями, які під'єднані до мікропроцесора. Мікропроцесори являють собою цифрові великі інтегральні схеми (ВІС), призначені для виконання простих операцій, інакше названих командами, що зчитуються і здійснюються послідовно з великою швидкістю. До числа внутрішніх схем мікропроцесора відносяться багаторозрядні регістри, рівнобіжні тракти даних, буфери для підключення зовнішніх пристроїв, багатофункціональні схеми, логічні схеми синхронізації і керування. Багатофункціональні схеми придназначені для реалізації простих арифметичних і логічних дій над двійковими числами, що знаходяться в регістрах процесора, і пересилок даних як усередині процесора, так і між ним і зовнішніми пристроями. Схеми синхронізації і керування задають порядок дій процесора, для виконання функцій синхронізації їм необхідні тактові імпульси, що постійно поступають.

Розвиток інтегральної технології і схемотехніки цифрових електронних схем призвів до появи інтегральних мікросхем із великою і дуже великою ступенями інтеграції (ВІС і ДВІС), що містять на однім кристалі (в однім корпусі) декілька десятків тисяч, а в останніх розробках сотні тисяч елементарних транзисторів. На основі таких схем в останні роки вдалося створити мікропроцесори функціонально закінчені, що управляються збереженою в пам'яті програмою (здебільшого малорозрядні) пристрої опрацювання цифрової інформації, виконані у виді однієї або декількох ВІС або ДВІС.

Мікропроцесорні засоби використовуються у виді мікропроцесорних комплектів інтегральних мікросхем, що мають єдине конструктивно-технологічне виконання і призначених для спільного застосування. Мікропроцесорний комплект крім самого мікропроцесора містить мікросхеми, що підтримують функціонування мікропроцесора і розширюють його логічні можливості.

Використовуються різні способи організації послідовності виконання команд, наприклад переривання.

Перериванням називається послідовність дій, в результаті яких виконання даного алгоритму тимчасово припиняється і замість цього починає виконуватись інший алгоритм. Щоб потім повернутись до виконання перерваного алгоритму, в перелік дій по реалізації переривань входять дії по перезапису числа лічильника ЛАК з РЗП в ОЗП. При багатосходинковому перериванні створюється послідовність чисел ЛАК і РЗП, що зберігаються в ОЗП в заданому порядку. Цей порядок забезпечується спеціальним пристроєм – показником стеку (ПС), який також входить до складу БА.

Переривання виконуються по “Запросу на переривання”, що надходить зовні по шині керування.

Шина керування є не настільки розгалудженою, як адресна. По ній, крім сигналів переривання, проходять сигнали синхронізації, готовності підключених зовні пристроїв та ін.

З викладеного випливає важливий висновок: яка б не була операція, що виконується процесором, вона вимагає для реалізації великої кількості сигналів керування. Всі ці сигнали умовно розподіляються на такі групи:

- код операції;

- адресна частина;

- ознаки;

і в цілому формують формат команди.

Система переривань призначена для прийому, пріоритетноі обробки і обслуговування запитів переривань. В загальному випадку запити переривань можуть формуватися по командах програми, внутрішніх або зовнішніх джерелах. Прийом і обробку програмних і внутрішніх переривань виконують внутрішні засоби процесора. При проектуванні системи для обробки цих переривань необхідно розробити програми обробки переривань.

Реалізація переривання виконується за допомогою команди

RST N. Джерела запитів переривань ідентифікуються двома способами:

* послідовне опитування;

* векторний спосіб.

Адреси команд JМР INТ І у таблиці переходів для кожного запиту переривань визначаються на основі коду, що ідентифікує запит, ККК у командах RSТ N або САLL ADRК, що формуються джерелом запиту переривання. По команді RSТ N адреси в таблиці переходів приймають значення 0000 000, 00 КК, К 000. Таким чином, таблицю переходів розташовують з адреси 000016 по адресу 003F16 з інтервалом у 8 адрес. При використанні команди САLL ADRV адреси в таблиці переходів задаються безпосередньо адресною частиною команди САLL, тому таблиця може розташовуватися в довільному місці ЗП. Для формування команд RSТ N або САLL ADRV V необходими зовнішнього засоби, сопрягаемие з МП через системну шину.

Для прийому запитів переривання і формування сигналу переривання МП потребує лише регістр запитів переривань із буфером системної шини і схеми логічного об'єднання вхідних запитів переривань. Програма опитування зчитує вміст регістра запитів переривань, опитує кожен його розряд і передає керування програмам обслуговування переривань.

Такий засіб побудови системи переривань доцільний при невеличкому числі обслуговуючих запитів переривань, тому що засіб опитуванння при великому числі запитів потребує значних витрат часу в порівнянні з векторним.

В процесі обробки запиту на переривання (яке здійснюється подачею на вхід INT мікропроцесора логічної 1) мікропроцесор сигналом INTE=0 забороняє (ігнорує) всі можливі запити та переривання від інших пристроїв ( для даного цифрового фільтру). Запит на переривання може бути тільки від одного пристрою і виконується машинний цикл переривання, в якому виробляється керуюче слово з одиницями в INTA (підтвердженя переривання), MI (початок машинного циклу). W0 (запис або вивід), а MEMR=0 (читання з пам'яті). При цьому сигнал DBIN=1 (прийом інформації з ШД).

Прийнято розподіляти різні операції на п’ять основних груп.

Операції пересилки. Вони передбачають перезапис слова або групи слів з одного елемента пам’яті в інший. Типовим прикладом таких операцій є перезапис слів з ОЗП в РЗП та навпаки. АЛП у виконанні таких операцій участі не бере. БК виробляє сигнали, що відкривають входи-виходи відповідних регістрів, або елементів пам’яті. Звідки взяти пересилаєме слово і куди його помістити визначають керуючі сигнали, які об’єднані в адресній частині (більш детально ці питання будуть розглянуті пізніше). В найбільш простих випадках пересилки слова з одного РЗП в інший, адресна частина має всього два сигнали, один з яких дозволяє зчитування з РЗП відправника, а інший – дозвіл запису в РЗП одержувача. Пересилка відбувається через внутрішню магістраль даних. У випадках складних видів адресації адресна частина може складатись з декількох слів, які є або адресами, або числами, що додаються до адреси. Пересилка в таких випадках може виконуватись на протязі декількох етапів, а в формуванні адресів активну участь бере АЛП, який одержує відповідні команди від БК.

Арифметико-логічні операції. Ці операції виконуються АЛП. Особливість виконання таких операцій вже була описана вище. Адресна частина включає адресу операнда і може складатись з одного біта, дозволяючого читати з РЗП, або групи слів, які беруть участь у формуванні складної адреси.

Операції переходів по програмі. В даному випадку код операції відноситься до блоку адресації. АЛП використовується лише коли перевіряється виконання умовного переходу. Адресна частина зберігає адресу елемента пам’яті, з якої дістається команда, що повинна виконуватись слідом за даною. Умови переходу можуть знаходитися в коді операції, а також в тій частині команди, що називається словом “ознаки”.

Операції звернення до зовнішних пристроїв. Особливості цих операцій будуть розглянуті пізніше. Формально їх виконання майже не відрізняється від операцій пересилки.

Решта операцій. До цієї групи відносяться операції, які не ввійшли до попередніх груп, наприклад, операції переривання.

Викладений в цьому розділі матеріал дає загальні поняття про принцип побудови процесора та деякі особливості взаємодії його блоків. Реальні процедури відрізняються за різними ознаками, але завжди залишаються наступні базові принципи їх побудови:

1. Процесор реалізує алгоритм, описання якого зберігається в тому чи іншому пристрої пам’яті, зовнішньому по відношенню до процесора (говорять, процесор працює по зберігаємій програмі).

2. Принцип мікропрограмування – кожна операція управляється відповідною мікрокомандою. Це найважливіший принцип, що забезпечує універсальність процесора.

3. Наявність системи внутрішньої та зовнішньої синхронізації.

4. Принцип магістральної організації.

Прями́й до́ступ до па́м'яті

Прями́й до́ступ до па́м'яті - режим обміну даними між пристроями або ж між пристроєм і основною пам'яттю (RAM) без участі центрального процесора (ЦП). У результаті швидкість передачі збільшується, так як дані не пересилаються в ЦП і назад.

Крім того, дані пересилаються відразу пачками слів, адреси яких розташовані поспіль, що дозволяє використання т. зв. «Пакетного» (burst) режиму роботи шини : 1 цикл адреси та наступні за ним численні цикли даних.

Аналогічна оптимізація роботи ЦП з пам'яттю вкрай ускладнена.

В оригінальній архітектурі IBM PC (шина ISA) був можливий лише за наявності апаратного DMA-контролера (мікросхема з індексом Intel 8237).

DMA-контролер може отримувати доступ до системної шини незалежно від центрального процесора. Контролер містить кілька регістрів, доступних центральному процесору для читання і запису. Регістри контролера задають порт (який повинен бути використаний), напрям перенесення даних (читання / запис), одиницю переносу (побайтно / послівно), число байтів, яке слід перенести.

ЦП програмує контролер DMA, встановлюючи його регістри. Потім процесор дає команду пристрою (наприклад, диску) прочитати дані у внутрішній буфер. DMA-контролер починає роботу, посилаючи пристрою запит читання (при цьому пристрій навіть не знає, чи прийшов запит від процесора або від контролера DMA). Адреса пам'яті вже знаходиться на адресній шині, так що пристрій знає, куди слід переслати наступне слово зі свого внутрішнього буфера. Коли запис закінчено, пристрій посилає сигнал підтвердження контролеру DMA. Потім контролер збільшує використовувану адресу пам'яті і зменшує значення свого лічильника байтів. Після чого запит читання повторюється, поки значення лічильника не стане дорівнювати нулю. По завершенні циклу копіювання пристрій ініціює переривання процесора, що означає завершення перенесення даних.

Контролер може бути багатоканальним, здатним паралельно виконувати кілька операцій.

У шинах MicroChannel, SBus, розроблених під великим впливом PCI і її концептуальних похідних AGP і PCI-X, використовується інша реалізація DMA. Ці шини дозволяють будь-якому пристрою заявити про виникнення потреби до захоплення шини, така потреба задовольняється т. зв. арбітром при першій можливості. Пристрій, який успішно здійснив захоплення шини, самостійно виставляє на шину сигнали адреси і управління та виконує протягом якогось часу ту ж провідну роль на шині, що і ЦП. Доступ ЦП до шини при цьому короткочасно блокується.

У такій реалізації DMA не існує DMA-контролера, а також номери входу DMA-контролера.

Деякі старі пристрої PCI, а саме, реалізації звукових карт сімейства Sound Blaster, використовували той же DMA-контролер 8237 з оригінальної архітектури IBM PC. Таке використання є, безумовно, застарілим для PCI, але підтримувалося з метою забезпечити повну сумісність за ПЗ і драйверам з версіями Sound Blaster для шини ISA.

Дана підтримка називається Distributed DMA (D-DMA) і реалізована апаратним чином як у пристрої, так і в логіці моста PCI-ISA, в якій на PCI-системах розміщена і логіка оригінального IBM PC DMA контролера 8237.

Реалізація включає в себе 2 запити: спочатку від пристрою мосту PCI-ISA, потім від мосту основної пам'яті.

Крім згаданих реалізацій Sound Blaster, практично ніякі пристрої PCI не використовують поняття «номер входу DMA-контролера», як і 8237 взагалі.

Спочатку контролер жорсткого диска IBM PC / AT не підтримував DMA, і вимагав передачі всіх даних дискового введення / виведення інструкціями REP INSW / REP OUTSW через порт 0x1f0.

На початку 90х років диски MFM / RLL вимерли, змінившись дисками IDE, але регістровий інтерфейс ПЗ до контролера не змінився.

Низька продуктивність такого контролера стала серйозною проблемою, особливо на системах PCI. Крім вимоги декількох циклів PCI на 2 байти переданих даних, це призводило до завантаження процесора дисковим введенням-виведенням.

Для вирішення проблеми ряд компаній, у тому числі Intel, розробили контролери IDE з підтримкою DMA.

Контролери були і є несумісні за ПЗ між різними виробниками, хоча сумісність всіх Intel IDE / ATA / SATA знизу вгору більш-менш підтримується.

Також особливістю цієї підтримки є використання нових команд протоколу IDE / ATA, а значить, і вимога підтримки DMA не тільки контролером, а й самим жорстким диском.

Близько 2000 року підтримка DMA по шині IDE / ATA розвинулася в бік збільшення тактової частоти шини, що зажадало нового типу кабелю від контролера до диску з подвоєним числом провідників меншого розміру. Ця технологія називалася Ultra DMA (UDMA).

Багато операційних систем вимагали дій адміністратора для використання IDE DMA. Так, наприклад, стандартні ядра Linux до приблизно 2004 року не мали такої підтримки, було потрібно перестроювання ядра з відредагованим файлом конфігурації.

У сімействі Windows підтримка IDE DMA з'явилася спочатку тільки для Intel в пакетах оновлень до Windows NT4, і вимагала на більшості систем ручного редагування реєстру для задіяння.

У Windows 2000 ця вимога зникла, але з'явилася вимога обов'язкової вписки навіть не-завантажувальних дисків в BIOS і обов'язкового виставлення режиму DMA для них в налаштуваннях BIOS. Ці налаштування BIOS ставали видимі ядру ОС через технологію ACPI, і ОС не дозволяла включити DMA для диска, що не вписаного в BIOS.

Для порівняння: NT4 підтримувала і довільний розмір диска, і DMA без вписки диска в BIOS.

У системах Linux для включення або виключення IDE DMA вручну може застосовуватися команда hdparm .

Сучасні версії ядра автоматично включають DMA режим, що можна спостерігати в повідомленнях налагодження (рядки виду ata1.00: configured for UDMA/133 або hda: UDMA/33 mode selected).

DMA може призвести до проблем кеша, якщо процесор оснащений кеш-пам'яттю і є зовнішня пам'ять, доступ до якої може надаватися безпосередньо пристрою за допомогою DMA. Коли процесор звертається до даних X, розташованих в пам'яті, поточне значення буде зберігатися в кеші. Наступні операції з X будуть оновлювати в кеші копію X, але не версію X в зовнішній пам'яті, припускаючи, що запис в кеші. Якщо кеш не скидається в пам'ять перед наступним разом, коли пристрій намагається отримати доступ до X, то пристрій буде отримувати несвіже значення X.

Аналогічним чином, якщо пристрій записує нове значення в пам'ять, кешована копія Х не є дійсною, і процесор буде працювати з несвіжим значенням X.

скачати