Історія проекту Alpha
Говорячи про RISC / UNIX-платформах, не можна не згадати проект Alpha. У 1989 році компанія Digital Equipment Corporation. (DEC), підштовхуємо моральним старінням власної VAX-архітектури і стрімким натиском перспективних RISC-платформ, взялася за створення інноваційної 64-розрядної RISC-архітектури, орієнтованої на максимально можливу сумісність з системами VAX, щоб полегшити перенесення операційної системи VAX / VMS і всього напрацьованого за попередні роки супутнього ПО на нову, більш продуктивну і гнучку апаратне середовище.
Перші більш-менш докладні відомості про архітектуру Alpha відносяться до 1992 р. Тоді ж було обумовлено, що термін Alpha - це кодова назва, і до моменту випуску перших процесорів воно буде замінено офіційним. Згідно анонсів, нова платформа мала 64-розрядну RISC-архітектуру з інструкціями фіксованого (32 біта) довжини. Докладніше про процесорах Alpha можна прочитати в розділі «Процесори».
Незабаром проект вступив у виробничу стадію, всі сили, пов'язані з ним, були реорганізовані в одне з провідних підрозділів корпорації DEC. Нова архітектура отримала офіційну назву АХР або Alpha АГР, планувалося, що час її активного життя складе як мінімум 25 років.
Перший процесор з сімейства Alpha мав індексне позначення 21064, де частина 21 вказувала на те, що Alpha - архітектура XXI століття, 0 означав порядковий номер процесорного покоління, а 64 - розрядність архітектури в бітах. Крім того, йому привласнили кодове найменування EV4, яке за однією з не підтверджених офіційно версій є абревіатурою «Extended VAX». Цифра 4 на кінці означає покоління технологічного процесу, у даному випадку це CMOS4. Цікаво, що надалі кодову назву стало навіть більш поширеним, ніж офіційні індекси, і покоління процесорів сімейства Alpha визначаються і відлічуються саме по ньому.
Перші набори системних мікросхем для покоління EV4 були розраховані на використання периферійних шин TURBOchannel, FutureBus + і XMI, а проте, незважаючи на технічну досконалість, вони не набули широкого поширення із-за невеликої кількості сумісного устаткування. На початку 1994 р. був представлений набір системних мікросхем DEC Apecs у варіантах з 64 - і 128-розрядною шиною даних, орієнтований на стандартні шинні архітектури PCI і ISA / EISA, при цьому робота з шинами ISA і EISA була реалізована за допомогою зовнішніх стандартних мостів.
Розробка реальних продуктів на базі архітектури Alpha анітрохи не відставала від процесу вдосконалення її самої - вже в листопаді 1992 р. на базі процесора EV4 з тактовою частотою 150 Мгц і відповідного системного оточення була побудована перша робоча станція архітектури Alpha - DEC 3000 Model 500 АХР (кодова найменування Flamingo).
Для покоління EV5 був розроблений НМС DEC А1соr з наступними параметрами: частота системної шини 33 МГц, використання до 64 Мбайт зовнішньої кеш-пам'яті і до 8 Гбайт оперативної пам'яті FPM ЕСС (при розрядності шини пам'яті 256 біт), сумісність з 64-розрядної 33 - МГц шиною PCI. Робота з шинами ISA / EISA, як і колись, була реалізована за допомогою зовнішнього контролера. Дисковий контролер стандарту IDE був відсутній, проте була передбачена можливість інтеграції окремої мікросхеми незалежних виробників. Одночасно із запуском у виробництво EV56 була випущена модифікація Alcor, підтримуюча BWX, - Alcor 2. Надалі з'явилася НМС Pyxis, що забезпечив роботу із системною шиною на частоті 66 МГц і використання 66-МГц оперативної пам'яті SDRAM ЕСС (при розрядності шини пам'яті в 128 біт).
Для процесорів серії 21264 (EV6) було спроектовано два набори системних мікросхем - DEC Tsunami (відомих також як Typhoon) і AMD Irongate або AMD-751. Рішення корпорації DEC було спрямоване на підвищення масштабованості платформи Alpha: на основі Tsunami проектували однопроцесорні, двопроцесорні і чотирипроцесорні системи з розрядністю шини пам'яті від 128 до 512 біт. В якості ОЗУ використовувалися модулі реєстрової пам'яті SDRAM з ЕСС-корекцією, що працюють на частоті 83 Мгц. НМС DEC Tsunami забезпечував роботу відразу декількох 64-розрядних 33-МГц шин PCI. Гнучкість побудови кінцевих систем досягалася завдяки поділу НМС на безліч відособлених компонентів. У розпорядженні розробників знаходилися контролери системної шини - C-chips (по одному на кожен процесор), контролери шини пам'яті - D-chips (по одному на кожні 64 розряду шини) та контролери шини PCI - P-chips (по одному на кожну необхідну шину ). Втім, подібний підхід мав і деякі недоліки - в деяких системах, наприклад AlphaPC 264DP, сукупне число використовуваних мікросхем доходило до 12, що негативно позначалося на їх кінцевої вартості. НМС AMD Irongate розроблявся одразу як «північний міст» для системних плат під процесори Athlon, проте його також використовували в деяких рішеннях для сімейства Alpha - наприклад UP1000 і UP 1100. Irongate представляв собою одну-єдину мікросхему, а тому коштував набагато дешевше DEC Tsunami, а, крім того, мав більш низьким енергоспоживанням. Однак через відсутність многопроцессорности і вузької шини пам'яті він не дозволяв серйозно розкритися потенціалу процесорів сімейства 21264.
1998 ознаменувався для платформи Alpha серйозними подіями, сулівшімі непогане майбутнє - в лютому 1998 р. між DEC і Samsung було укладено угоду, що надавало останньої доступ до всіх патентів з архітектури Alpha, а також дозволяло випускати вже розроблені DEC моделі і навіть створювати власні , а в червні 1998 р. вже Compaq, що поглинула до того часу DEC, спільно з Samsung організували альянс із розвитку архітектури Alpha. Серед інших заходів була заснована дочірня компанія Alpha Processor Inc. (API), що зайнялася маркетинговими питаннями і просуванням архітектури. Влітку 1998 р. почалося масове виробництво систем на базі EV6. Крім Samsung, за умовами договору з DEC, процесори EV6 проводилися і на потужностях корпорації Intel.
Однак процес інтеграції підрозділів DEC у структури Compaq привів до того, що вже через півроку DEC остаточно припинила своє існування. З цього моменту фактично і починається захід платформи Alpha.
З часів незалежності DEC платформа Alpha як відкрита архітектура була орієнтована на використання цілого ряду операційних систем. Перш за все йдеться про Microsoft Windows NT, Digital UNIX (також відомої як DEC OSF / l, і пізніше, як Compaq Tru64 UNIX) і OpenVMS, причому пріоритети були розставлені саме в такому порядку. Крім цих систем, на Alpha були портіровани ОС незалежних постачальників і некомерційні ОС, такі, як Linux і BSD всіх різновидів, проте ніякої підтримки з офіційною боку вони не отримали і використовувалися вкрай незначно.
Серед всіх відомих RISC-платформ Alpha, мабуть, єдина, яка була здатна реально працювати з Windows NT, бо ще в 1997 р. корпорація Microsoft згорнула підтримку архітектур PowerPC і MIPS. Однак кількість додатків для Alpha було в багато разів менше, ніж для х86. Частково ситуацію допомагав виправити емулятор і транслятор коду х86 в код Alpha, іменований FX132 і випущений в 1996 р. Проте його використання знижувало продуктивність систем на 40% і більше в порівнянні із спочатку відкомпілювалися під Alpha додатками. Невирішеною ос лишалися і проблема драйверів для периферійних пристроїв: транслятор FXI32, природно, виявився непридатний, а дуже багато виробники визнали розробку драйверів для Alpha недоцільною, так що замовникам доводилося розраховувати здебільшого на Microsoft і DEC. І, нарешті, найважливіший момент, що характеризує хибність обраної DEC системи пріоритетів: навіть працюючи на 64-розрядної архітектури Alpha, Windows NT залишалася 32-розрядної і не могла повністю розкрити закладений в апаратуру потенціал.
Згідно зі статистикою Compaq, серед всіх встановлених на Alpha-системах ОС 60% належало Tru64 UNIX, 35% - OpenVMS, а на частку Windows NT припадало близько 5%. Очевидно, що подальші роботи над цією ОС були безглузді. Враховуючи ситуацію, що склалася, 23 серпня 1999 Compaq відмовилася від участі у розвитку Windows NT і припинила постачати її зі своїми Alpha-системами. Через тиждень Microsoft оголосила, що припиняє роботу над портуванням Windows 2000 на платформу Alpha.
У грудні 1999 р. компанії Compaq і Samsung підписали меморандум про намір інвестувати 500 млн. дол США у розвиток архітектури Alpha: Samsung - 200 млн. на налагодження нових технологічних процесів, a Compaq - 300 млн. на проектування нових серверних рішень і на подальше розвиток Тru64 UNIX. У тому ж місяці Compaq і IBM оформили угоду, за якою остання буде виготовляти процесори Alpha за своєю технологією на мідних провідниках, але Samsung залишиться основним постачальником процесорів Alpha. Однак у 2000 р. Samsung не встигла налагодити 180-нм процес, і ринок був змушений задовольнятися процесорами EV67 і невеликими вкрапленнями EV68C. На початку 2001 р. вона все ж організувала масовий випуск процесорів EV68A, однак момент був упущений - Compaq вже планувала переорієнтувати виробництво систем AlphaServer GS-класу, а також розгорнути модернізацію використовуваних систем із застосуванням процесора EV68C, що поставляється IBM.
25 червня 2001 відбулася історична подія, що поставило остаточну крапку на майбутньому платформи Alpha: корпорація Compaq оголосила про плани поетапного переведення до початку 2004 р. всіх своїх серверних рішень на архітектуру IA-64. Результатом цього оголошення стало негайне припинення робіт над поколінням EV8. EV7 стало фіналом багаторічної діяльності підрозділу Alpha Microprocessor Division - після офіційного оголошення про початок виробництва процесорів, наміченого на початок 2002 р., воно підлягало розформуванню, а кістяк інженерів планувалося перевести на роботу в компанію Intel. Витримавши паузу нетривалу, Samsung і IBM припинили виробництво процесорів Alpha на своїх потужностях. 21 жовтня 2001 компанія API, перейменована на той момент в API Networks, передала всі повноваження з підтримки Alpha-систем компанії Microway - найбільшому після Compaq складальникові робочих станцій і серверів на архітектурі Alpha і старому партнеру DEC.
На цьому по логіці речей історія мала б закінчитися, проте 3 вересня 2001 компанія HP оголосила про плани по злиттю з Compaq, які в підсумку відстрочили захід платформи Alpha на десятиліття. Всупереч очікуванням, Hewlett-Packard не тільки не згорнула підтримку Alpha-систем, але і взяла на себе працю по випуску процесорів і подальшому розвитку покоління EV7, хоча і в обмеженому обсязі.
У серпні 2004 р. у виробництво була запущена остання модифікація архітектури Alpha - процесор з кодовим ім'ям EV7z, що працює на частоті 1,3 Ггц і виготовляється із застосуванням 180-нм проектних норм. За архітектурою він не відрізнявся від прабатька EV7.
У спеціальному меморандумі, що вийшов в момент оголошення EV7z, було заявлено, що ніяких інших втілень архітектури Alpha більше не буде, проте сервери і робочі станції, створені на її базі, залишаться доступними під маркою HP до 2006 р., а їх технічне обслуговування триватиме до 2011
Не вiдбулося покоління EV8 (процесори з індексом 21 464) повинне було стати подальшим розвитком ідей, закладених в EV7-Передбачалося вдвічі збільшити кількість основних функціональних пристроїв, довівши число цілочисельних конвейєрів до восьми, а речовинних - до чотирьох, розширити обсяг кеш-пам'яті до 3 Мбайт, реалізувати багатопоточну обробку даних з використанням технології SMT (Simultaneous Multi-Threading), яка повинна була дозволити одночасне виконання до чотирьох програмних потоків всередині одного ядра. Однак цим планам не судилося реалізуватися - EV8 ніколи не побачить світло. Втім, історія платформи Alpha на цьому не обривається - значна кількість технічних фахівців перекочувало з підрозділу Alpha Microprocessor Division в компанію AMD, добре відому на ринку систем з архітектурою х86. Там, використовуючи свій досвід, знання і напрацювання, вони займалися проектуванням успішної платформи AMD64, багато в чому посяде ідеї проекту Alpha.
Сервери HP
Компанія Hewlett-Packard вступила в завершальну стадію перекладу своїх «важких» серверів з архітектури РА-RISC (ЦП 8x00) на архітектуру IA64 (ЦП Itanium 2). Сервери AlphaServer на процесорах Alpha поки ще продаються, але їх дні полічені. Більш докладно про різні архітектури розказано в розділі «Процесори». Особливість перехідного етапу полягає в тому, що компанія одночасно з новими Itanium-серверами Integrity продовжує випускати моделі серії HP 9000. Останнє покоління цієї серії будується на процесорах 8900 з тактовою частотою 800 або 1000 МГц і наборах мікросхем zxl (у молодших моделях) і sx1000 (в середніх і старших), таких же, як в серії Integrity.
Уніфікація конструктивного виконання обох серій максимально спрощує модернізацію серверів 9000 до відповідних моделей Integrity - в більшості випадків для цього достатньо витягти стару процесорну клітинку (термінології HP), перенести з неї модулі пам'яті в нову і вставити новий осередок на місце старої. При роботі під управлінням ОС HP-UX 11i v2 для ряду моделей серверів така заміна може проводитися без зупинки і перезавантаження машини.
Для побудови гнучких масштабованих систем масштабу підприємства сервери серій 9000 і Integrity можуть об'єднуватися в кластери. Вузли кластера, кожен з яких представляє собою самостійний сервер зі своїми процесорами і оперативною пам'яттю, що працює під керуванням своєї ОС, з'єднуються за допомогою стандартних мережевих інтерфейсів. Для зв'язку між вузлами використовуються спеціальні протоколи зв'язку та системні процеси. До складу кластера, окрім серверів, входять також дискові системи, пристрої резервного копіювання, спеціалізоване програмне забезпечення кластерних конфігурацій, програмне забезпечення управління інформаційними технологіями HP OpenView, технічна підтримка, консультаційні послуги та навчання.
У залежності від необхідного рівня відмовостійкості пропонуються кілька типів кластерних рішень, в яких серверні вузли кластера можуть бути розміщені централізовано (локальний кластер), розподілені по сусідніх будівель (кампусних кластер), розподілені на декількох територій в межах одного міста (метро-кластер) або представляють собою два пов'язаних кластера, розміщених в різних містах, країнах або континентах (континентальний кластер).
Архітектура HP HyperPlex застосовується для завдань, що вимагають інтенсивного обміну інформацією між серверами (вузлами інтегрованої системи), наприклад, для консолідації інформаційних систем підприємства, ERP-додатків, організації розподілених обчислень, технічного моделювання та комп'ютерної імітації. Основу HyperPlex складає спеціальне обладнання HyperFabric2, що забезпечує прямий або комутоване високошвидкісне з'єднання між вузлами на швидкості до 4 Гбіт / сек в повнодуплексному режимі на кожен порт. Архітектура підтримує стандартні протоколи TCP / IP і НМР (Hyper Messaging Protocol), а також кластерні конфігурації з можливістю рівномірного розподілу трафіку по всіх наявних каналах (балансування навантаження).
Більшість серверів HP можуть бути сконфігуровані як у вигляді єдиної мультипроцессорной системи, так і у вигляді декількох апаратно і / або програмно незалежних віртуальних розділів зі своїми ресурсами і операційною системою.
Сервери сімейства HP оснащені рядом засобів забезпечення високої готовності: резервними вентиляторами і блоками живлення з «гарячої» заміною; дисками і контролерами введення-виведення «гарячого» підключення; динамічної очищенням і перерозподілом сторінок пам'яті; динамічним перерозподілом процесорів; незалежними гніздами PCI; інтегрованої службою оповіщення про події Event Monitoring System (EMS), що працює в режимі реального часу; вбудованої розширеною системою виявлення несправностей з виділеним сервісним процесором і шиною.
Прогнозування і запобігання можливих збоїв реалізуються шляхом безперервного контролю стану всіх компонентів сервера і аналізу тенденцій зміни контрольованих показників. При виявленні будь-якої потенційної проблеми, наприклад, можливого перегріву процесора, спеціальні функції динамічного перерозподілу ресурсів (у даному випадку функція DPR - Dynamic Processor Resilience) забезпечать перенесення процесів з потенційно збійного компонента на справний без переривання виконання програм. При цьому адміністратор системи та / або служба технічної підтримки отримають повідомлення і докладний звіт про подію, що відбулася.
До складу засобів підвищення надійності і завчасного вивільнення потенційно збійних елементів входять: CHIPKILL (захист від виходу з ладу однієї мікросхеми пам'яті в модулі DIMM); динамічне вивільнення процесорів (Dynamic Processor Resilience - виконується без переривання додатків вивільнення процесорів, потенційна можливість збою яких виявлена в результаті контролю температури та статистики помилок кеш-пам'яті); динамічне вивільнення областей пам'яті (Dynamic Memory Resilience - виконується без переривання додатків вивільнення областей пам'яті, потенційна можливість збою яких виявлена в результаті контролю статистики помилок).
Всі сервери сімейств 9000 і Integrity, крім молодших моделей, можуть комплектуватися резервними процесорами, що підтримують технологію iCOD (Instant Capacity on Demand), яка також називається оплатою тільки у разі використання. Технологія iCOD дозволяє зарезервувати процесорні ресурси на випадок непередбаченого зростання бізнесу і різкого збільшення навантаження на сервер. При цьому вартість резервного процесора приблизно в 25 разів менше вартості активного. Завдяки закладеній в iCOD можливості активізації додаткових процесорів на льоту виключається необхідність зупиняти систему і додаток за введення додаткових процесорів або заміні збійних ЦП резервними.
Основною ОС для серверів HP 9000 і Integrity є 64-розрядна HP-UX Hi (v1 або v2), яка поставляється разом з серверами з ліцензією на необмежену кількість користувачів. На системи Integrity, крім того, можуть встановлюватися ОС Linux, Microsoft Windows Server 2003 і OpenVMS.
HP 9000
Історія HP 9000 нерозривно пов'язана з 64-біт процесорами архітектури PA-RISC. Зараз номенклатура цієї серії налічує більше десятка моделей - від компактних серверів rp3410-2 і rp4440-8 до суперкомп'ютерів Superdome, що володіють обчислювальною потужністю, достатньою для роботи систем управління великими міжнародними корпораціями з десятками тисяч одночасно працюючих користувачів.
У серверах HP 9000 використовувалися ЦП РА-8700 (РА-8700 +), потім РА-8800 і, нарешті, РА-8900 - останній представник сімейства РА-RISC, найпотужніший і в той же час найкраще пристосований для безболісного переходу на архітектуру IA64 (Itanium 2).
Архітектура серверів серії 9000 різна - у молодших моделях це симетрична багатопроцесорна архітектура (SMP) в чистому вигляді, тоді як у старших (rp7420-16, rp8420-32, Superdome) використовується гібридна архітектура, що поєднує риси ccNUMA (cache-coherent, Non-Uniform Memory Access) і SMP. Ця ієрархічна модульна архітектура являє собою сукупність обчислювальних осередків, об'єднаних високошвидкісними внутрішніми матричними хрестоподібними комутаторами.
Моделі початкового рівня. Моделі IIP 9000 гр3410-2 і гр3440-4 представляють собою багатофункціональні одно-, двох-і чотирипроцесорні сервери початкового рівня. Вони комплектуються процесорами РА-8900 з тактовою частотою 800 МГц або 1,0 ГГц, оперативною пам'яттю об'ємом до 32 Гбайт і дискової пам'яттю до 900 Гбайт. Сервери серії гр34хО-х можуть містити до чотирьох 64-біт 133 МГц гнізд вводу-виводу PCI-X I / O. Вони можуть працювати під управлінням ОС HP-UX 11i vl або v2.
Вони призначаються для підприємств СМБ, для філіальних мереж, як сервери Web-і інших додатків. Обидві моделі розміщуються в компактних шасі висотою 2U для встановлення в стандартну 19-дюйм стійку. Модель rp3410-2 оснащена двома, а rp3440-4 - чотирма роз'ємами для плат вводу-виводу PCI-X, в обидві моделі може бути встановлено до трьох жорстких дисків. Виробник пропонує готові комплекти модернізації, причому не тільки для перетворення моделі HP 9000 rp3410-2 в rp3440-4, але і для перетворення серверів серії гр34хО-х в Itanium-сервер HP Integrity rx2620-2.
Моделі HP 9000 rp4410-4 і rp4440-8 HP відносить до початкового рівня, хоча фактично вони представляють собою проміжну сходинку між серверами початкового рівня і серверами масштабу підприємства середнього рівня. Перша являє собою одно-, двох-або чотирипроцесорних сервер, друга в повній комплектації - 8-процесорний. В обидві моделі може встановлюватися до 128 Гбайт ОЗУ, до двох жорстких дисків, обидві працюють під управлінням ОС HP-UX Hi. У них передбачено 6 роз'ємів PCI-X з «гарячої» установкою, вони мають висоту 4U.
Сервери оснащуються всіма необхідними для сервера додатків масштабу підприємства засобами забезпечення високої готовності; їх продуктивність достатня для роботи таких додатків, як ERP, CRM, електронна комерція. Завдяки тому, що максимальна кількість процесорів в сервері rp4410-4 дорівнює чотирьом, він відповідає вимогам ліцензії на Oracle Database Standard Edition, що дозволяє зменшити вартість ПЗ СУБД. Обидві моделі оснащуються контролерами Ultra320 SCSI і двома гігабітними Ethernet-адаптерами. Модернізація до Itanium-сервера HP Integrity rx4640-8 виконується простою заміною процесорних модулів.
Моделі середнього рівня. У цій категорії HP пропонує 16-процесорну модель HP 9000 гр7420-16 і 32-процесорну гр8420-32. В одній стандартній стійці може бути встановлено до чотирьох серверів HP 9000 rp7420-16 (висота 10IJ) і до двох rp8420-32 (ITU). Обидві моделі побудовані на базі ЦП РА-8900 з тактовою частотою 1,0 або 1,1 ГГц і набору мікросхем HP Super-Scalable Processor Chipset sxl000. Ці моделі можуть служити платформами для консолідації серверів, що дозволяє знизити загальну вартість володіння (ТСО) і значно зменшити складність ІТ-інфраструктури підприємства. Це досягається завдяки спеціальному компоненту ОС HP-UX 11i - Virtual Server Environment, що включає підсистеми для створення віртуальних розділів (vPar), жорстких розділів (Прага) і HP Workload Manager (WLM), який дозволяє автоматично виділяти ресурси таким чином, щоб максимально задовольнити запити додатків і забезпечити найбільш повне використання апаратних ресурсів. Як і для інших моделей серії 9000, модернізація до Itanium-серверів Integrity rx7420-16 і rх8620-32 здійснюється простою заміною процесорних модулів.
Сервер rp8420-32 забезпечує рівні продуктивності, масштабованості й готовності, достатні для роботи таких критично важливих для бізнесу додатків, як бази даних та системи ERP (наприклад, SAP) масштабу підприємства.
Суперкомп'ютери HP 9000 Superdome. Ці найбільш потужні до недавнього часу сервери HP зарекомендували себе як одні з найбільш продуктивних UNIX-серверів в галузі, Останнє покоління IIP 9000 Superdome оснащується 1,1-ГГц процесорами РА-8900, число яких в одній системі може досягати 128, а загальний обсяг оперативної пам'яті - 1 Гбайт. Вони також будуються із застосуванням НМС HP Super-Scalable Processor Chipset sxlOOO і оснащуються засобами віртуалізації обчислювальних ресурсів. Superdome забезпечує найбільш високий в лінійці HP 9000 рівень масштабованості.
HP Integrity
Сервери Integrity будуються на процесорах Intel Itanium 2 і тих же НМС zxl (молодші моделі) і sxlOOO (середні та старші), що і сервери серії 9000. Конструктивно ці серії також уніфіковані. Останнє покоління серверів Integrity (окрім двох молодших моделей) будується на розроблених HP двопроцесорних модулях HP mx2 Dual-Processor Module. Крім основної для цих машин ОС HP-UX 11i v2, на всі моделі можуть встановлюватися Microsoft Windows Server 2003 Enterprise Edition for 64-bit Itanium based systems, Red Hat Enterprise Linux AS 3, SUSE LINUX Enterprise Server 9 і OpenVMS v8.2 (моделі середнього рівня і Superdome будуть комплектуватися OpenVMS починаючи з першої половини 2006 р.). Крім того, на моделі HP Integrity rx7620-16, rx8620-32 і Superdome може встановлюватися Microsoft Windows Server 2003 Data-center Edition for 64-bit Itanium-based systems. Обумовлено, що підтримка Linux забезпечується тільки в моделях, побудованих на одиночних процесорах Itanium 2. На моделі з двопроцесорним модулями mx2 Linux не встановлюється. Всі моделі оснащуються сервісним програмно-апаратним комплексом IIP Systems Insight Manager.
Моделі початкового рівня. До початкового рівня HP відносить три моделі: HP Integrity rx 1620-2, гх2620-2 і гх4640-8. Всі вони виконані на наборі мікросхем zxl і можуть оснащуватися ЦП Itanium 2 з тактовою частотою 1,3, 1,5 і 1,6 ГГц. Модель гх4640-8 може також оснащуватися двопроцесорним модулями Тх2, У перші дві моделі може встановлюватися до двох, а в гх4640-8 - до 8 процесорів, максимальний обсяг ОЗУ для RХ 1620-2 становить 16, для rх2620-2 32, а для rх4640 -8128 Гбайт. Моделі мають висоту, відповідно, 1U, 2U та 4U, число роз'ємів PCI-X 2, 4 і 6, кількість внутрішніх жорстких дисків 2, 3 і 2.
Моделі середнього рівня, До середнього рівня в серії Integrity ставляться, як і в серії 9000, 16 - і 32-процесорні сервери - rх7620-16 і rх8620-32. Вони будуються на процесорах Itanium 2 з тактовою частотою 1,5 (кеш L3 4 Мбайт) і 1,6 Ггц (кеш L3 6 Мбайт) або двопроцесорних модулях Тх2. Як НМС використовується sxl000. Обсяг ОЗУ в серверах rх7620-16 може досягати 128, а в rх8620-32 - 256 Гбайт. Висота блоків становить, відповідно, 10 і 17U.
Як і у відповідних моделях серії 9000, до складу ОС цих серверів входять засоби віртуалізації обчислювальних ресурсів, що дозволяють створювати незалежні розділи і динамічно перерозподіляти ресурси між ними.
Суперкомп'ютери HP Integrity Superdome і NonStop. У цих суперсервером число процесорів (1,6-ГГц з кешем 9 Мбайт або 1,5-ГГц з кешем 6 Мбайт або модулі Тх2) може досягати 128, а загальний обсяг оперативної пам'яті - 1 Тбайт. Засоби віртуалізації забезпечують створення до 16 незалежних розділів, а число роз'ємів введення-виведення може доходити до 192.
Для підприємств, де переривання обслуговування абсолютно неприпустимо, компанія пропонує масштабовані сервери Integrity NonStop, готовність яких виражається фантастичною цифрою «7 дев'яток» (99,99999% - це означає, що протягом року допускається не більше 5 хвилин простою). Число процесорів у цих монстрів може досягати 4 тисяч!
Платформа IBM POWER
Історія платформи IBM POWER (Performance Optimization With Enhanced RISC) йде далеко в початок 1970-х рр..; В той час корпорація IBM робила перші серйозні кроки в області проектування, виробництва і застосування високопродуктивних мікропроцесорів на базі RISC-архітектури. Вона пов'язана з RISC-процесором IBM 801, довгий час використовувалися в якості високошвидкісного допоміжного контролера в складі великих інформаційно-обчислювальних систем компанії IBM. На початку 1980-х рр.. ідеї, закладені в IBM 801, були вивчені, перероблені, доповнені і заново втілені в кремнії в рамках проекту «America», результати якого фактично і стали початком архітектури IBM POWER.
Набирали в той час особливої популярності персоналізовані обчислення вимагали при побудові систем компактних, недорогих, але продуктивних мікропроцесорних рішень, і нова архітектура припала до двору IBM як не можна краще. Для створення повноцінної платформи було вирішено скористатися програмними напрацюваннями, реалізованими раніше при створенні робочих станцій в рамках проекту RISC Technology Personal Computer (RT PC), і перенести на нову процесорну архітектуру власну версію UNIX-подібної ОС AIX (Advanced Interactive Executive).
Треба зазначити, що архітектура POWER з моменту своєї появи - відкритий стандарт, до якого при дотриманні певних умов може приєднатися кожен бажаючий. Починаючи з грудня 2004 р. координація зусиль розробників, які беруть участь у розвитку архітектури POWER, покладена на консорціум Power.org (www.power.org), у віданні якого також знаходяться питання, пов'язані з ліцензуванням елементів архітектури незалежних зацікавлених виробників.
У лютому 1990 р. з'явився перший мікропроцесор нової архітектури - 32-розрядний POWER1, а разом з ним і нове сімейство високопродуктивних робочих станцій RS/6000, нині відомих як eServer pSeries. У якості ОС використовувалася нова версія AIX - AIX V3. Особливість процесора POWER1 - блок операцій з числами, хоча і єдиний, але здатний обробляти одну інструкцію за такт, з затримкою не більше двох тактів (докладніше про архітектуру процесорів POWER див. у розділі «Процесори»). Завдяки йому продуктивність системи RS/6000 на операціях з речовими числами виявилася дуже високою. Не виключено, що ця особливість зіграла вирішальну роль у поширенні робочих станцій RS/6000 в науковому співтоваристві.
У січні 1992 р. була представлена система RS/6000 7011 модель 220, побудована для зменшення ціни і більшої доступності на однокристальної реалізації архітектури POWER - RISC Single Chip (RSC).
Досить швидко за мірками тодішнього часу на зміну першому поколінню прийшла платформа POWER2. У вересні 1993 р. з'явилися системи RS/6000 7013 моделей 580Н, 590 і 990, побудовані на базі цього процесора. Друге покоління архітектури POWER використовувалося практично до жовтня 1996 р., коли IBM представила систему RS/6000 7013 модель 595, побудовану на базі однокристальної реалізації архітектури POWER2 під назвою POWER2 Super Chip (P2SC).
Робоча станція RS/6000 7011 модель 250, що з'явилася у вересні 1993 р., стала першим втіленням нового напрямку під назвою PowerPC (у вигляді процесора PowerPC 601). Процесор PowerPC 601 насправді не повністю відповідав вимогам нової архітектури і був швидше перехідною ланкою від POWER до PowerPC. Наступні за ним мікропроцесори 603, 604 і 604е стали дійсно 100%-ним PowerPC.
Серія мікропроцесорів RS64 була запущена у виробництво у вересні 1997 р. і стала для системи RS/6000 і всієї архітектури POWER першим кроком до 64-розрядності. На відміну від покоління POWER2, в значній мірі орієнтованого на наукові розрахунки, нове покоління стало більш збалансованим у плані виконання бізнес-додатків. За допомогою серії RS64 можна було будувати SMP-системи, що містять до 12 процесорів. З появою цієї серії мікропроцесорів в платформі IBM POWER сталося ще одна суттєва зміна - апаратна частина (процесори, підсистема вводу-виводу) серії RS/6000 (перейменованої в pSeries в 2000 р.) і системи AS/400 (тоді ж перейменованої в iSeries) стала єдиною. Друге покоління серії мікропроцесорів RS64 - RS64-II - з'явилося в вересні. 1998 р. і характеризувався підвищенням частотних характеристик і об'єму кеш-пам'яті другого рівня, а також невеликий оптимізацією внутріпроцессорной архітектури. Значні зміни відбулися з появою восени 1999 р. третього покоління - RS64-III. Дизайн кристала був модифікований для виробництва із застосуванням технології мідних провідників, рівень масштабованості був збільшений до 24 процесорів у рамках однієї SMP-системи, і, нарешті, в архітектуру була додана технологія апаратного багатопоточності, підтримана з боку AIX. На той момент ця технологія не була затребувана. Її повернення в RISC-процесори IBM відбулося тільки в 2004 році. Восени 2000 р. з'явилася остання, найбільш досконала версія цього покоління процесорів - RS64-IV.
Покоління POWER3, представлене восени 1998 р., поєднало в собі фундаментальні принципи внутрішньої мікроархітектури POWER2, як вони були реалізовані в процесорі P2SC, з архітектурою систем на базі процесорів PowerPC. Процесори цього покоління добре працюють з числами, і при цьому вони стали першими реально 64-розрядними з високими частотними характеристиками і можливостями роботи в SMP-конфігураціях.
Поява у 2001 р. архітектури POWER четвертого покоління - POWER4 - стало для неї переломним моментом, що визначив якісний поворот всієї подальшої долі платформи IBM POWER. Завдяки новим технологіям з'явилася можливість будувати рішення з багатоядерної архітектурою, чим негайно скористалися розробники IBM, інтегрувавши на одному кристалі два 64-розрядних процесорних ядра. Крім того, на процесорах цього покоління була відпрацьована технологія побудови компактних многокристального модулів МСМ (multi-chip module), що об'єднує чотири процесори в єдиний корпус розміром приблизно е 5-дюйм дискету. Використання такої високої інтеграції елементів разом з іншими архітектурними рішеннями дозволило отримати на старших серверах IBM продуктивність, в перерахунку на один процесор удвічі перевищує продуктивність конкуруючих систем.
Покоління POWER4 +, що побачило світ у 2002 р., було лише оновленням технічних характеристик POWER4: завдяки новій, більш «тонкої» технології виробництва збільшилися тактова частота і об'єм вбудованої кеш-пам'яті другого рівня, а також знизилося енергоспоживання процесорів.
Новий значний крок вперед був зроблений з виходом в 2004 р. покоління POWER5. У ньому отримала розвиток ідея інтеграції функцій, для виконання яких раніше застосовувалися окремі набори мікросхем, зокрема, в кристал був вбудований контроллер оперативної пам'яті. Також у ньому була реалізована паралельна багатопотокова архітектура, що дозволяє в рамках одного потоку команд виконувати цілий комплекс завдань: передбачення переходів, підготовку команд до виконання і т. д. Це дало можливість значно збільшити кількість одночасно виконуваних інструкцій, причому незалежно від тактової частоти. Згідно з результатами відкритих тестів, швидкодію систем на POWER5 в півтора-два рази більше, ніж систем на POWER4. Використання багатопоточності збільшує продуктивність процесора POWER5 в середньому на 35% без підвищення тактової частоти. Одночасно з появою нового покоління архітектури була випущена нова версія ОС AIX - AIX 5L V5.3.
AIX 5L V5.3 містить багато інноваційні технології підвищення продуктивності, надійності і гнучкості, дозволяючи в рамках однієї платформи виконувати програми, що працюють під управлінням різних ОС. Серед найбільш важливих особливостей платформи IBM POWER, реалізованих за допомогою ОС A1Х 5L V5.3, динамічні логічні розділи, засоби зміни конфігурації на вимогу, балансування навантаження на сервери при гарантованої безпеки роботи додатків, засоби підвищення відмовостійкості, можливість одночасного виконання на одній платформі 32 - і 64-розрядних додатків, а також використання інфраструктури автономних обчислень (autonomic computing).
Для виконання важливих додатків в AIX 5L 5.3 є менеджер завантаження Workload Manager (WLM), що гарантує їх роботу відповідно до угоди про обслуговування незалежно від поточного навантаження на систему. Забезпечуючи автоматичне перемикання ресурсів між завданнями, адміністратор транслює бізнес-вимоги в політики, відповідно до яких відбувається автоматичний розподіл ресурсів і пріоритетів, що особливо важливо для забезпечення працездатності й оптимізації виконання додатків електронної комерції, бізнес-розвідки і ERP. Крім цього, для більш гнучкого масштабування в AIX 5L 5.3 передбачений механізм динамічної модернізації сервера шляхом активізації встановлених раніше неактивних ресурсів (процесорів, пам'яті) на запит, відомий як CUoD (Capacity Upgrade on Demand).
Крім того, в AIX 5L 5.3 є засоби DLPAR (Dynamic Logical Partitioning), що дозволяють масштабувати сервери pSeries, забезпечуючи одночасну, незалежну роботу на одному комп'ютері декількох образів різних ОС. Логічні розділи не обмежені рамками можливостей фізичних пристроїв, а оперують блоками ресурсів, з яких можна будувати віртуальний сервер з динамічно змінюваною за кількістю процесорів, об'єму пам'яті, кількістю гнізд введення-виведення конфігурацією. Відмінною особливістю систем, побудованих на POWER5 під управлінням AIX 5.3, є унікальна можливість повної віртуалізації обчислювальної потужності. Незалежні розділи можуть «споживати» процесорну потужність з кроком одна десята процесора. При цьому, враховуючи динамічний перерозподіл потужності і нерівномірність завантаження процесорів виконуваними завданнями в часі, одноразова споживання кожної завданням може досягати 100% доступних обчислювальних ресурсів. Для користувача це означає, що консолідація кількох завдань в один сервер з подібним динамічним перерозподілом може значно підвищити ефективність роботи системи, а кількість процесорів, використовуваних для консолідації, буде значно менше, ніж необхідне для функціонування кожного завдання на індивідуальному сервері. (Flash Demo за технологіями, що використовуються в системах IBM eServer p5, можна подивитися за адресою http://callisto.bstoke.uk.ibm.com/unixsolutions/sales/ cont/p5flashdemos.htm).
Підсистема Virtualization Engine переносить з мейнфреймів на UNIX-сервери механізм створення розділів, що дозволяє виконувати на одному процесорі безліч незалежних примірників ОС. Технологія мікроразделов (micro-partitioning) підвищує до рівня мейнфреймів завантаження серверних потужностей, яка сьогодні для UNIX-серверів становить лише 15%. Крім оптимізації ресурсів серверів, Virtualization Engine допоможе спростити процеси управління складними ІТ-інфраструктурами. Однак на відміну від технології логічних розділів, вже більше п'яти років використовуваної в серверах iSeries, система Virtualization Engine, реалізована в pSeries, має ряд нових можливостей: інтеграцію механізмів створення мікроразделов з програмними модулями Tivoli, WebSphere, рішення але балансуванню робочого навантаження, засоби управління елементами ІТ-інфраструктури, що дозволяють управляти ресурсами віртуального сервера. Virtualization Engine містить також новий програмний модуль Tivoli Provisioning Manager для автоматизації процесів конфігурації і подання всіх видів ресурсів в ІТ-середовищі: серверів, ОС, проміжного ПЗ, систем зберігання та мережевих пристроїв.
Для побудови практично необмежених за потужністю систем використовується кластерне ПО, що забезпечує координацію і синхронізацію між вузлами. У AIX 5L системного адміністратора надається інтерфейс до апарату Cluster Systems Management (CSM), що дозволяє з однієї точки управляти логічним центром даних, утвореним фізично розподіленим кластером з серверів pSeries і xScries, що працюють з ОС AIX або Linux.
Крім того, спільно з AIX може бути поставлена система НАСМР (High Availability Cluster Multiprocessing), що допомагає забезпечити працездатність програм в режимі 24x7 (цілодобово щодня) і автоматично визначає збійні вузли або порушення роботи мережі і організує відновлення роботи обладнання, додатків і користувальницьких сесій.
AIX 5L має сертифікат рівня С2, а також в ній передбачена розширена підтримка багатьох стандартних протоколів і технологій безпеки: Pluggable Authentication Module (РАМ), PKI, Enterprise Identity Mapping (EIM), BIND V9, SNMP V3, Mobile IPv6, WAP, OpenSSH і ряду інших, серед яких слід відзначити IBM Network Authentication Server, IBM Directory Server 4.1 і ICSA Certified Ipsec / VPN, технології безпеки в Java: JAAS, JCE / JCE, JSSE, JGSS і J-PKI.
Безсумнівно, майбутнє платформи IBM POWER пов'язано з розвитком процесорної архітектури POWER і подальшим вдосконаленням двох операційних систем - AIX 5L і i5/OS, проте, згідно давньої традиції, корпорація IBM не розкриває своїх планів щодо прийдешніх розробок до моменту їх офіційного оголошення. Можна тільки сказати, що наступне покоління POWER6 і відповідна ОС AIX 5L V5.4 повинні з'явитися орієнтовно в 2006 р.
Мейнфрейми IBM zSeries
В історії комп'ютерної індустрії існує кілька моментів, які визначили напрямок подальшого розвитку електронно-обчислювальних машин. До них, без сумніву, належить проект по створенню нової архітектури ЕОМ - мейнфреймів, реалізований IBM в першій половині 1960-х рр.. Існував у той час підхід до проектування і виробництва комп'ютерів в певній мірі можна порівняти з виробництвом автомобілів до винаходу Генрі Фордом конвеєрного методу складання. Кожна нова ЕОМ представляла собою унікальний продукт, створений командою інженерів, причому ЕОМ не завжди навіть була універсальною, бо найчастіше створювалася для вирішення якої-небудь єдиного завдання. Природно, таке положення не могло задовольнити компанію, оскільки з кожною новою реалізацією множилося кількість нестандартних вузлів і блоків, несумісних між собою, а накопичений безцінний досвід раз по раз губився даремно. На самому початку 1960-х рр.. керівництво корпорації прийняло рішення про запуск кардинально нового проекту, націленого на створення стандартизованої, добре масштабованої, високонадійної архітектури ЕОМ універсального призначення.
4 квітня 1964 проект приніс перші плоди - з'явилося сімейство обчислювальних машин IBM System/360, що стало епохальним в історії розвитку високопродуктивних серверів. Спочатку в серію входили моделі 20, 30, 40, 50, 60, 62, 70 і 92. Модель 20 була орієнтована на нижній сегмент ринку. Наступні три представляли собою системи середнього рівня і повинні були замінити міні-ЕОМ серії IBM 1400. Останні чотири призначалися на заміну серії «важких» ЕОМ IBM 7000. У 1965 році сімейство поповнилося системами середнього рівня - моделями 57, 65 і 75, «наукової» моделлю 44, доповненої апаратним блоком для роботи з речовими числами, і high-end моделлю 67, в якій вперше була реалізована система динамічної трансляції адрес, що дозволила підвищити ефективність роботи з пам'яттю і швидкодію системи, а також зачатки системи віртуалізації ресурсів ЕОМ. У 1966 р. була представлена ще одна система вищої категорії - модель 91. У 1968 р. поповнення відбулося в початковому секторі - модель 25 - і в секторі систем вищого рівня - модель 85. У 1969 р. з'явилася ще одна high-end машина - модель 195, нарешті, в 1971 р. остання система, модель 22, з категорії «легких» машин.
В якості операційної системи в машинах серії System/360 використовувалася спеціально розроблена система OS/360 (Operating System/360). Моделі нижнього рівня працювали з використанням одного з її різновидів - Basic Operating System/360 (BOS / 360), Card Operating System (COS/360), Tape Operating System (TOS/360) або Disk Operating System/360 (DOS/360) . Старші моделі використовували систему OS/360 MVT (Multiprogramming with a Variable number of Tasks), яка забезпечувала виконання декількох додатків одночасно в режимі багатозадачності з динамічним перерозподілом пам'яті.
Великі універсальні ЕОМ серії System/360 стали першими у світі системами, які були призначені як для комерційних, так і для наукових розрахунків. Кілька блоків виконання команд, а також вбудовані спеціалізовані процесори, функції операційної системи, сполучна програмне забезпечення і мікропрограм код забезпечували високу масштабованість цих багатокористувацьких обчислювальних систем і їх взаємну сумісність.
Саме в рамках проекту по створенню System/360 були вперше застосовані численні концептуальні рішення, що стали згодом незаперечним стандартом. Це перш за все 8-біт байт замість використовувалися раніше 4 - і б-біт, 32-розрядна архітектура обчислювальної системи, побайтного адресація пам'яті, сегментація і алгоритм сторінкової адресації пам'яті, а також багато інші ідеї,
На початку 1970-х рр.. IBM випустила на ринок модельний ряд високопродуктивних серверів другого покоління, що отримав назву System/370. Системи System/370 були обернено сумісні з випускалися раніше системами System/360, але використовували удосконалені процесори, оперативну і зовнішню пам'ять, що дозволило розширити їх можливості по підтримці одночасно працюючих користувачів і більш ресурсоємних і динамічних додатків. Основними новаціями System/370 можна вважати можливість використання кількох процесорів в рамках однієї системи, повноцінну підтримку віртуальної пам'яті і новий 128-розрядний блок речовій арифметики.
Перші машини серії System/370 (моделі 145, 155, 165 і 195) з'явилися в 1970 р. і були націлені на середній і вищий рівень складності вирішуваних завдань. Роком пізніше була представлена система початкового рівня - модель 135. У 1972 р. до сімейства додалися моделі 125, 158 і 168: перше ставилася до категорії «легких», друга і третя - до «середнім» систем. Тоді ж у мейнфреймах з'явилася повноцінна програмно-апаратна система віртуалізації ресурсів ЕОМ. У 1973 р. з'явилася наймолодша в серії система - модель 115. Через два роки вона отримала розвиток у вигляді двопроцесорної модифікації 115-2. У цьому ж 1975 р. була представлена двопроцесорний модель 125-2. 1976 ознаменувався цілою низкою нових систем, причому більша їх частина - трьохпроцесорного моделі 135-3, 145-3, 158-3 і 168-3, і лише дві (138 і 148) використовували один процесор.
В подальшому (протягом 1980-х рр..) Випускався цілий ряд машин, сумісних з оригінальною системою System/370. Спочатку вони базувалися на розширенні стандартної архітектури, System/370 Extended Architecture (370-ХА), що припускав перехід від 24 - до 31-біт адресації пам'яті, а пізніше на її подальший розвиток - Enterprise Systems Architecture/370 (ESA/370), повністю реалізувати переваги нових механізмів роботи з пам'яттю.
ОС сімейства System/370 (OS/370) корінням сягає в попереднє покоління - OS/360 - і розвивалася на базі одного з її відгалужень під назвою Multiple Virtual Storage (MVS). Еволюція системи MVS повторювала розвиток апаратних засобів, що знайшло відображення у назві цієї системи в різні періоди часу: MVS / System Product (MVS / SP), MVS / Extended Architecture (MVS / XA) і MVS / Enterprise Systems Architecture (MVS / ESA) .
Нове покоління мейнфреймів, сімейство System / 390, з'явилося на початку 1990-х рр.., Але зберегло сумісність з попередніми поколіннями. У процесі створення System/390 відбулося оновлення всієї елементної бази мейнфреймів - мікропроцесорів, оперативної та зовнішньої пам'яті на кілька поколінь. У період з 1990 по 1999 р. було випущено безліч різноманітних систем, відомих під загальною назвою IBM S/390 Enterprise Server.
У 2000 р. назва System/390 було замінено на IBM eServer zSeries, і в жовтні була представлена перша модель цього сімейства - система масштабу підприємства zSeries 900. На той період це була найпотужніша ЕОМ масового комерційного застосування з коли-небудь створених раніше. Тоді ж з'явилася нова 64-розрядна операційна система z / OS, що увібрала в себе напрацювання попередніх поколінь, починаючи з OS/360. У 2002 р. було представлено сімейство zSeries 800, націлене на завдання середнього рівня. Нова версія 1.4 операційної системи z / OS, головною ОС для мейнфреймів zSeries, виявилася на 60% швидше попередніх. 2003 р. був відзначений появою нового лідера в сімействі zSeries - eServer zSeries 990. Нарешті, в 2004 р. оновлення прийшло в сегмент систем середнього рівня - у квітні з'явився сервер zSeries 890.
У середині 2005 року сімейство мейнфреймів пережило чергове перейменування - відтепер всі системи цього класу будуть позначатися System z9. Одночасно з цим було оголошено про вихід нової системи - моделі 109.
З апаратної точки зору zSeries відрізняється високоінтегрованих упаковкою компонентів при зниженні можливості відмови будь-якого з них. У системі zSeries також реалізовано унікальне поєднання функцій забезпечення готовності, подібних коду корекції помилок (Error Correction Code, ECC) на всіх рівнях пам'яті, а також можливості автоматичного розвантаження збійних процесорів і пам'яті при одночасному перемиканні на резервні компоненти без участі оператора і без порушення обслуговування користувачів . Можливість безперервного профілактичного обслуговування також вносить вагомий внесок у те, що середній час напрацювання на відмову (MTBF) систем zSeries обчислюється десятиліттями.
Жорсткі вимоги щодо доступності і надійності корпоративних систем обробки даних диктують використання багатомашинних комплексів, кластерів, застосування різних схем дублювання, гарячого резервування критичних серверів. Для цього IBM пропонує використовувати принципово нову архітектуру комплексування - Parallel Sysplex. Робота серверів в режимі Parallel Sysplex характеризується підвищеною живучістю комплексу: його надійність зараз 99,999%, що дозволяє обслуговувати користувачів 24 години на добу 365 днів у році. При відмові або навіть фізичне знищення одного або декількох серверів можливий деякий спад продуктивності, але всі додатки будуть нормально функціонувати, цілісність даних не порушиться, користувачі будуть продовжувати роботу. Планові профілактичні роботи з обладнанням або програмним забезпеченням, підключення нових серверів в комплекс також відбуваються без переривання роботи комплексу.
Застосування Parallel Sysplex забезпечує високу пропускну здатність комплексу. Завдяки динамічному балансуванню навантаження всі комп'ютери в Parallel Sysplex і всі процесори в кожному з серверів завантажені рівномірно. Таке ефективне використання наявних ресурсів забезпечує поліпшені показники часу відповіді для прикладних підсистем і зменшує загальну потребу в ресурсах.
Використання Parallel Sysplex забезпечить еволюційний розвиток обчислювальної системи. У міру зростання числа користувачів системи та кількості додатків можна практично безмежно нарощувати потужність комплексу як шляхом додавання нових процесорів в існуючі сервери, так і додаванням нових серверів в комплекс без переривання технологічного циклу.
Катастрофостійкої рішення Geographically Dispersed Parallel Sysplex (GDPS) доповнює Parallel Sysplex, надаючи комплексне автоматизоване рішення для динамічного управління дзеркалювання підсистеми дискової пам'яті, процесорами і мережевими ресурсами в територіально рознесених (GDPS / PPRC - до 40 км, GDPS / XRC - практично необмежено) обчислювальних комплексах . Це забезпечує підприємству постійну готовність і практично прозоре відновлення після катастроф без втрати даних. GDPS дозволяє контрольовано перемикати системи при планових і позапланових перервах в роботі і зберігати цілісність даних на безлічі підсистем пам'яті.
Завдяки високорозвиненому інтегрованого набору інструментів управління системними ресурсами сервери сімейства zSeries мають здатність автоматично і безперервно перерозподіляти їх відповідно до потреб користувачів і пріоритетами бізнесу. Рівні обслуговування кінцевих користувачів можуть визначатися в термінах прийнятного часу реакції системи на їх запити, відносних пріоритетів користувачів, значень часу завершення роботи або часу виконання для пакетних завдань та інших параметрів, що визначають те, як система повинна відповідати на запити клієнтів ззовні. Після визначення цілей і завдань реакції системи zSeries на запити ззовні втручання оператора більше не потрібно - система автоматично і безперервно перерозподіляє системні ресурси відповідно до діловими потребами сотень або тисяч користувачів, груп або додатків, підтримуючи в реальній робочій середовищі рівень завантаження, близький до 100% .
В періоди низької активності користувачів zSeries може запускати завдання з меншим пріоритетом, щоб підтримувати рівень завантаження близьким до 100% без втручання оператора. Система автоматично реагує на безперервно мінливі потреби користувачів і бізнесу, відображені в бізнес-пріоритети.
У міру того як конфіденційність стає одним з найголовніших вимог бізнесу, підтримка SSL-транзакцій перетворюється на визначальний фактор при виборі сервера. IBM zSeries може працювати з вісімнадцятьма виділеними криптографічними сопроцессорами, які можуть обробляти декілька тисяч захищених транзакцій за секунду без зниження швидкості обробки додатків.
Незважаючи на всілякі пророцтва, що передрікали неминучу і швидку смерть цій платформі, у минулому році вона успішно відзначила 40-річчя, при цьому, за оцінками провідних аналітичних агентств світу, до 70% критично важливої корпоративної інформації зберігається і обробляється саме за допомогою мейнфреймів.
Платформа Sun SPARC
Історія платформи Sun SPARC починається з початку 1980-х рр.., Коли компанія Sun Microsystems впритул наблизилася до межі продуктивності своїх робочих станцій на базі процесорів Motorola. Нова процесорна архітектура SPARC (Scalable Processor Architecture), за задумами керівництва компанії, повинна була допомогти подолати недоліки існуючих на ринку рішень, забезпечити Sun незалежність від їхніх постачальників і допомогти вибитися в технологічні лідери. Основні ідеї SPARC розроблялися в Каліфорнійському університеті (Берклі), де в 1980-1982 рр.. створювалися системи зі скороченим набором команд (RISC). Ключові роботи зі створення SPARC-архітектури були виконані в період між 1984 і 1987 рр.. колективом інженерів Sun Microsystems. Б розроблене раніше рішення вони внесли ряд поліпшень, основним з яких була підтримка SMP-многопроцессорности. Важливо відзначити, що практично з самого початку керівництвом Sun було прийнято рішення зробити SPARC-архітектуру відкритим стандартом. Для цього в 1989 р. була організована незалежна компанія SPARC International (www.sparc.org), на яку поклали обов'язки з ліцензування архітектури всім зацікавленим. При цьому була визначена досить ліберальна цінова політика - ліцензію можна було придбати за суму, еквівалентну 100 доларам США.
На початку 1986 р. була опублікована специфікація першого покоління архітектури - SPARC Version 7. Перші 32-розрядні мікропроцесори з частотою 16,67 МГц на її базі в квітні 1986 р. для Sun виготовила компанія Fujitsu. З їх допомогою було побудовано сімейство робочих станцій Sun-4/260. Через два місяці стараннями програмістів компанії з'явилася стабільна версія операційної системи SunOS для нової платформи. Перша ОС платформи SPARC була заснована на дистрибутиві BSD UNIX, доповненому мережевим ПЗ та графічним віконним інтерфейсом, а згодом мережевої файлової системою NFS. Для максимальної концентрації зусиль з розвитку ОС і необхідного програмного забезпечення в 1991 р. в Sun було сформовано підрозділ SunSoft. Крім безпосередньо розробки, в його функції також входило забезпечення ліцензіями на ПЗ дистриб'юторів, OEM-партнерів і кінцевих користувачів.
8 липня 1987 - офіційне народження нової RISC / UNIX платформи: Sun представила комп'ютерній спільноті одночасно і відкриту архітектуру SPARC, і першу базується на ній систему Sun-4/260, і ОС, і великий набір прикладного ПЗ.
Робоча станція SPARCstation 1, що з'явилася в 1989 р., стала першою справді масовою системою на базі нової архітектури та яскравою демонстрацією її можливостей. У цьому ж році було оголошено про подання другого, більш досконалого покоління архітектури SPARC - SPARC Version 8.
У 1991 р. з'явився перший сервер Sun - SPARC-server 600MP. Незважаючи на те що він був побудований на процесорі з архітектурою SPARC Version 7, його оголошення стало важливою подією - платформа SPARC перейшла в розряд серверних. Тоді ж з'явився перший портативний комп'ютер на базі SPARC - SPARC LT. 1991 р. став переломним і в сфері ПЗ - SunOS 4.1.4 вже не задовольняла Sun в якості рішення для багатопроцесорних систем. У вересні було оголошено про вихід нової ОС на основі AT & T System V, найважливішою особливістю якої стало заново переписане ядро, що включило в себе розширену підтримку багатопоточності на рівні всіх системних і прикладних процесів. Продукт отримав назву Solaris 2. Незважаючи на нове ім'я, ОС Solaris все ж зросла з SunOS - навіть сьогодні в системних повідомленнях можна бачити позначення SunOS 5.x, де X означає поточну версію Solaris. Для більшості додатків ОС Solaris забезпечує практично лінійне зростання продуктивності при збільшенні кількості процесорів в системі, втілюючи концепцію SMP-обчислень. Завдяки прекрасній масштабованості одна і та ж ОС використовується і на однопроцесорних робочих станціях, і на серверах масштабу робочої групи та підприємства.
У 1992 р. з'явився перший процесор на базі архітектури SPARC Version 8 - SuperSPARC I. Суперскалярний процесор інтегрував в себе всі основні виконавчі блоки, поза кристалом залишався лише контролер кеш-пам'яті L2 і сам кеш. Подібне рішення дозволило значно підвищити продуктивність кінцевих систем. У травні 1992 р. була випущена робоча станція SPARCstation 10, об'єднала в одній системі два процесори SuperSPARC і шину MBus.
Роком пізніше було оголошено про завершення розробки третього покоління архітектури SPARC - SPARC Version 9. Її головною відмітною особливістю став перехід до 64-розрядним обчислень. Крім того, відбувся перехід від шинної архітектури взаємодії системних компонентів до комутованої. З моменту появи і до теперішнього часу Version 9 залишається базою для проектування апаратної і програмної складових SPARC-платформи. У лютому 1995 р. ідеї, закладені в SPARC Version 9, знайшли фізичне втілення - з'явився процесор UltraSPARC I.
У листопаді цього ж року був представлений восьмипроцесорний сервер SPARCserver 1000, а в грудні 20-процесорний SPARCcenter 2000. Обидва на процесорах SuperSPARC і шині з комутацією пакетів XDBus. Це були перші по-справжньому великі системи, створені в рамках платформи SPARC, поява яких позначило зрілість платформи, її готовність до побудови складних високопродуктивних SMP-систем для масового застосування.
1996 виявився дуже важливим для майбутнього SPARC-платформи - компанія Sun Microsystems придбала дослідницький підрозділ Cray Research, що входило раніше до складу найбільшого виробника суперкомп'ютерів Cray. Це крок відкрив Sun доступ до напрацювань в області надскладних великих обчислювальних систем і дозволив їй значно підвищити масштабованість своїх рішень.
Завдяки новим ідеям, в 1997 р. був випущений 64-процесорний сервер масштабу підприємства - Sun Enterprise 10000 на процесорах UltraSPARC II, що з'явилися в тому ж році дещо раніше, і які базуються на архітектурі SPARC Version 9. Характерну для попередніх моделей шинну організацію взаємодії вузлів усередині системи в Sun Enterprise 10000 замінила архітектура UltraSPARC Port Architecture (UPA) на базі спеціалізованого високошвидкісного внутрішньосистемного комутатора. Не буде перебільшенням сказати, що на той момент ця система виявилася унікальною, що не має близьких аналогів. Конкуруючі рішення не вийшли за межі двох десятків процесорів в одній системі. Крім того, сервер Sun Enterprise 10000 став першою SPARC-системою, в якій були реалізовані принцип динамічного розбиття на домени та ідеї динамічного реконфигурирования. Кожен домен містив накопичувач з незалежною копією ОС Solaris, деяка кількість процесорів, мережевих інтерфейсів та інтерфейсів вводу-виводу, при цьому процесори і I / О-інтерфейси могли перерозподілятися між декількома доменами динамічно в залежності від розв'язуваних завдань і поточного рівня навантаження.
Нове покоління ОС Solaris - Solaris 7 - з'явилося в 1998 р. Не дивлячись на вторинність причин, що викликали появу цифри 7 у назві, внесені в ОС зміни носили досить серйозний характер: відповідно до вимог SPARC Version 9 вона була перероблена під 64-розрядну апаратну базу , що найкращим чином позначилося на продуктивності, розширюваності та масштабованості платформи SPARC.
2001 пам'ятний появою процесора UltraSPARC III з інтегрованим в кристал контроллером пам'яті, випуском на його основі нового модельного ряду серверів під назвою Sun Fire, орієнтованого на середній рівень завдань і відповідну цінову категорію, і переходом до нової технології спілкування внутрішньосистемних компонентів Fireplane. Система Sun Fire 280R стала першою SPARC-системою середнього рівня, в якій застосовувалися технології динамічного ре-конфігурації і розбиття на домени. Крім того, в серії Sun Fire був реалізований модульний підхід до побудови систем, що дозволив створювати відмовостійкі, легко розгортаються і Модернізовані сервери, які не вимагали припинення роботи в процесі будь-яких маніпуляцій з ними. Тоді ж з'явилася ОС під назвою Solaris 8, в якій був істотно перероблений механізм організації багатопоточності всередині ядра.
Багатим на події для SPARC-платформи виявився 2003 р. - в квітні були запущені у виробництво процесори UltraSPARC IIIi - спрощений варіант UltraSPARC III, призначений для побудови недорогих від однопроцесорних до чотирипроцесорних систем, оптимізованих за співвідношенням ціна / продуктивність. У липні світло побачила нова версія UltraSPARC III, що працює на підвищених тактових частотах. А в жовтні був представлений новий процесор, що отримав назву UltraSPARC IV. З архітектурної точки зору нічого нового в ньому не було: просто він об'єднав два ядра UltraSPARC III в одному процесорному корпусі. Однак з точки зору підвищення продуктивності та особливо перспектив подальшого розвитку платформи SPARC це був дуже серйозний крок до реалізації апаратної багатопоточності. Нарешті, в цьому ж році була представлена 9-а версія ОС Solaris, в якій ще раз був перероблений спосіб організації могопоточності, і в якості кінцевого варіанту був обраний спосіб «один до одного», коли кожному призначеному для користувача потоку відповідає потік всередині ядра.
Ця SPARC-платформи пов'язано з трьома компаніями: Sun Microsystems, Fujitsu і Texas Instruments. Перші дві займаються розробкою і вдосконаленням архітектури SPARC і в 2004 р. для підвищення ефективності цього процесу і координації дій утворили альянс. Остання виготовляє процесори для Sun на своїх виробничих потужностях.
15 листопада 2004 Sun анонсувала, а на початку 2005 р. представила радикально оновлену ОС Solaris 10. Це подія супроводжувалася оголошенням про відкриття вихідних кодів ОС і запуском масштабного open-source-проекту з її подальшої розробки.
Радикальні зміни торкнулися як технічної частини, так і самої бізнес-моделі, у тому числі постачання і ліцензування ПЗ, способів його оновлення та умов технічного супроводу. Починаючи з 10-ї версії, Sun Microsystems перейшла до більш відкритою, простий і наочної ліцензійній політиці. Будь-який зацікавлений споживач тепер може вільно завантажити образи дисків з ОС, причому як для архітектури х8б, так і для SPARC, і встановлювати ОС на будь-яку кількість серверів будь-якої конфігурації. При цьому йому будуть доступні всі оновлення, пов'язані з безпекою. Якщо ж у користувача виникне потреба в технічній підтримці, він може підписатися на одну з платних програм.
До пулу найбільш цікавих і значущих технологій Solaris 10 увійшла система віртуалізації Solaris Containers, система діагностики та контролю DTrace і файлова система ZFS.
Вбудована система віртуалізації Solaris Containers (раніше відома як N1 Grid Containers) дозволяє системному адміністраторові організувати в рамках єдиної інсталяції ОС кілька віртуальних системних розділів, які називаються зонами. При цьому усередині кожної зони існує персоналізоване простір імен і процесів - вона виступає в ролі самостійної, ізольованою від інших зон, системи з власними користувачами, каталогами і мережевими адресами. Процеси і користувачі, у тому числі суперкористувач root, що працюють у межах однієї зони, не мають доступу до ресурсів і даних інших, так що навіть у разі порушення режиму безпеки і несанкціонованого проникнення в яку-небудь з них зловмисник не отримає доступу до всієї системи. Кожній такій зоні може бути призначений контейнер - набір локалізованих системних ресурсів. Технологія контейнерів призначена дли розподілу ресурсів між окремими процесами, групами процесів і користувачами, проте в поєднанні з зонним розподілом вона дозволяє оптимально налаштувати всю систему, виділивши кожній області-зоні рівно стільки ресурсів, скільки їй необхідно для забезпечення заданої функціональності. Таке поєднання дає адміністратору можливість створювати безліч віртуальних серверів і маніпулювати ними на власний розсуд, не побоюючись, що вони будуть як-небудь впливати один на одного. Технологія дуже економічна з точки зору системних ресурсів - на кожен контейнер потрібно менше 1% накладних витрат. Обслуговування навіть декількох сотень віртуальних серверів не надто збільшує навантаження на адміністратора - всі контейнери працюють в рамках однієї копії Solaris 10 і можуть успадковувати всі встановлені пакети, виправлення і глобальні налаштування.
Інструмент DTrace (Dynamic Tracing) за допомогою спеціальних інформаційних датчиків, число яких може досягати декількох тисяч, автоматично діагностує в реальному часі «вузькі місця», що впливають на продуктивність додатків і роботу системи в цілому. Він покликаний замінити стандартний для UNIX-систем підхід до діагностики та адміністрування, пов'язаний з використанням набору допоміжних утиліт і файлів з протоколами системних операцій, пропонуючи системного адміністратора автоматизацію значної частини функцій та їх консолідацію в рамках єдиного керуючого інтерфейсу.
Нова файлова система Solaris ZFS (zettabyte file system) забезпечує 128-біт адресацію пам'яті, гарантуючи відсутність проблем при роботі з великими обсягами даних навіть у віддаленому майбутньому. Крім того, в неї вбудована система захисту від фізичних ушкоджень, заснована на CRC-методі корекції помилок. Нарешті, Solaris ZFS дозволяє здійснювати будь-які маніпуляції з розділами на льоту: адміністратор може створювати і видаляти розділи, розділяти і групувати існуючі, перерозподіляти простір з одного розділу в інший, причому без припинення роботи системи й без перезавантажень.
Технологія автоматичного контролю за станом серверної системи (Predictive Self Healing) дозволяє ОС самостійно діагностувати, ізолювати і усувати практично будь-які програмні і апаратні збої. Компонент Solaris Fault Manager - складова частина технології Predictive Self Healing - здійснює моніторинг апаратних і програмних частин системи, заздалегідь виявляючи потенційно збійні ділянки і виводячи їх з робочого середовища. Безпосередню участь адміністратора зведено до мінімуму і відноситься в основному до випадків непереборних збоїв, що вимагають негайного втручання.
Варто особливо відзначити, що для платформ SPARC і х86 дистрибутив Solaris 10 збирається з однієї і тієї ж гілки розробки, так що обидві версії абсолютно ідентичні, зрозуміло, за винятком частин, пов'язаних з апаратними особливостями платформ. Це дозволяє замовникам долучитися до світу UNIX, не витрачаючи будь-яких значних коштів на придбання необхідного обладнання, але дає можливість безболісно масштабувати інформаційну систему на високорівневі і продуктивніші рішення при досягненні платформою х86 меж продуктивності й розширюваності.
Фактично індустрія отримала у вигляді Solaris 10 унікальну можливість консолідувати ІТ-інфраструктуру замовників без її докорінної переробки.
Відмінна риса платформи SPARC - її спадкоємність: навіть сьогодні, незважаючи на всі минулі за час її існування зміни поколінь, замовники можуть без проблем працювати з ПЗ, написаним 10 і більше років тому, при цьому мова йде про пряме виконанні програмного коду без будь-яких його змін та перекомпіляції. Більш того, спадкоємність поширюється не тільки на програмну частину, але певною мірою і на апаратну - поява нового покоління процесорів не призводить до зміни всієї системи цілком, досить замінити інтегровані плати Uniboard, що містять процесор і ОЗУ.
Список літератури
Журнал Upgrade4_08_05