Організація та застосування мікропроцесорних систем обробки даних і управління

Роботу підготував Сергій

Магнітогорський Державний Професійно-педагогічний коледж

Магнітогорськ, 2005 р.

1. Логічна структура мікропроцесорної системи

При проектуванні систем контролю, управління або обчислень на основі мікропроцесора необхідно з'ясувати та описати функції, що підлягають виконанню в системі, а потім погодити їх з можливостями тих мікропроцесорів, які можуть бути використані в проектованої системі.

Реальна електронна система на основі мікропроцесора містить значну кількість функціональних пристроїв, одним з яких є мікропроцесор. Всі пристрої системи мають стандартний інтерфейс і підключаються до єдиної інформаційної магістралі, як це показано на рис.1.

Мікропроцесор в залежності від вимог, що пред'являються до системи, може бути пристроєм однокристальним або одноплатним, створеним на основі многокристального комплекту мікропроцесорних ВІС. У високопродуктивних системах мікропроцесор будується на основі біполярних мікропроцесорних секцій БІС.

Мікропроцесор виконує в системі функції центрального пристрою управління і пристрою арифметичне-логічного перетворення даних. Як пристрій управління він генерує послідовності синхронизирующих і логічних сигналів, які визначають послідовності спрацювання всіх логічних пристроїв системи. Мікропроцесор задає і послідовно здійснює мікрооперації вилучення команд програми з пам'яті системи, їх розшифровку і виконання. Тип операцій мікропроцесора визначається кодом операції в команді. Відповідно до цих кодами мікропроцесор виконує арифметичні, логічні чи інші операції над числами, представленими в двійковому або кодованому двійково-десятковому коді.

Числа, що піддаються операційним перетворенням в арифметичне-логічному блоці мікропроцесора, називають операндами. Операнд може бути одним з вихідних чисел, результатом, константою або деяким параметром. Операція в мікропроцесорі виробляється над одним або двома операндами.

Пам'ять мікропроцесорної системи фізично реалізується на основі різних ЗУ. Техніко-економічна доцільність веде до побудови ієрархічної пам'яті на основі напівпровідникових постійних та оперативних запам'ятовуючих пристроїв і магнітних зовнішніх запам'ятовуючих пристроїв.

Рис.1 Логічна структура мікропроцесорної системи

Напівпровідникові постійні запам'ятовувальні пристрої ПЗУ дозволяють в процесі роботи системи здійснювати тільки читання заздалегідь записаних даних. Мають високу швидкість роботи і незалежній, тобто зберігають інформацію при виключенні живлення.

Напівпровідникові оперативні запам'ятовуючі пристрої ОЗУ працюють в режимах оперативної (що збігається з темпом роботи мікропроцесора) запису і читання даних. Недолік ОЗУ - їх енергозалежність, тобто втрата записаної інформації при виключенні живлення.

Пам'ять системи адресуються, тобто кожне слово записується в комірці пам'яті зі своїм унікальним адресою. Слово - сукупність двійкових одиниць (біт) - двійкових розрядів, що інтерпретуються як окреме число або кілька смислових груп двійкових розрядів. Для отримання числа з пам'яті або запису числа в пам'ять необхідно точно задати його адресу в пам'яті і здійснити операцію зчитування даних з пам'яті.

Пристрої введення даних (УВВ) - будь-які засоби, призначені для передачі даних ззовні в регістри мікропроцесора або в пам'ять (клавіатура пульта управління, введення з перфострічок і перфокарт, зовнішні запам'ятовувальні пристрої на магнітних стрічках, касетах, дисках, дисплеї і т.д.) .

Пристрої виводу даних (УВвив) - будь-які засоби, здатні сприймати дані, що передаються з регістрів мікропроцесора або елементів пам'яті (дисплеї, друкуючі пристрої, зовнішні запам'ятовуючі пристрої, пульт управління і т.д.).

Для підключення різноманітних пристроїв введення або виведення даних (а також комбінованих пристроїв введення-виведення) необхідно привести їх всі зв'язки і сигнали до стандартного вигляду, тобто провести узгодження інтерфейсів. Для цього використовується спеціальний апаратурний блок - інформаційний контролер ІК, що має стандартний інтерфейс з боку підключення до інформаційної магістралі і нестандартний інтерфейс з боку пристроїв введення-виведення, тобто є перетворювачем інтерфейсних сполучень.

Мікропроцесор МП, ОЗУ і ПЗУ разом з УВвив, призначеними для операцій з людиною або інший електронною системою, називається мікро-ЕОМ. Мікро-ЕОМ - це ЕОМ, центральна частина якої у складі процесора, ОЗУ, ПЗУ, інформаційного контролера побудована на основі ВІС. Застосування БІС в якості основних елементних компонентів забезпечують мікро-ЕОМ такі переваги перед іншими типами ЕОМ, як компактність, надійність, мала матеріаломісткість, низькі потужність споживання і вартість. Але магістральна структура мікро-ЕОМ і швидкісні обмеження мікропроцесора визначають помірні характеристики продуктивності мікро-ЕОМ. Це відноситься до мікро-ЕОМ на основі мікропроцесорів на одному або декількох кристалах. У мікро-ЕОМ на основі біполярних мікропроцесорних секцій можна отримати високу швидкодію за рахунок реалізації конвеєрної обробки даних і швидкісного високоефективного управління обчислювальним процесом навіть при магістральної структурі.

Мікро-ЕОМ стає центральною частиною електронної системи контролю, управління і обчислень, коли вона вводиться в контур управління деякого об'єкта (процесу). Для сполучення з мікро-ЕОМ об'єкт (процес) має бути оснащений датчиками стану та виконавчими механізмами. Датчики виступають як джерела введеної для мікро-ЕОМ інформації, а виконавчі механізми - як приймачі виведеної інформації. Для узгодження інтерфейсів підключення датчиків і виконавчих механізмів у системі здійснюється через блоки поєднання датчиків і виконавчих механізмів.

Залежно від особливостей об'єкта (процесу) і можливостей мікропроцесора складність кожного пристрою або блоку встановлюється на етапі проектування. Частини системи можуть розвиватися або вироджуватися, але повинен бути забезпечений загальний принцип побудови і роботи всіх електронних систем управління. Внаслідок прямої залежності між функціями програмних і апаратурних засобів можна при побудові електронної системи розвивати або апаратуру, або ускладнювати програмне забезпечення. Саме ці обставини і визначають масові можливості застосування мікропроцесорних систем управління практично в усіх сферах.

Логічна структура універсального програмованого контролера.

Контролер (блок місцевого управління) необхідний для управління апаратами введення-виведення інформації (АВВ). Він забезпечує електромеханічних і логічне сполучення інформаційного каналу ЕОМ і частин АВВ, що є джерелами або приймачами керуючої інформації і даних, задає порядок слідування, кількість, електричні параметри, положення в часі і напрямок проходження інформації між інформаційними каналами і АВВ. Основне завдання контролера полягає у забезпеченні умов відмикання і замикання одиночних вентилів або їх груп, а також у запуску різного роду електричних двигунів, електромеханічних перемикачів, порушення соленоїдів, прийомі посилених і сформованих різноманітних сигналів датчиків інформації АВВ.

За будь-яких варіантах функціонального розбиття системи на частини апаратурні засоби блоку сполучення з АВВ або інтегрується із засобами БІС мікропроцесора, або виконуються окремо у вигляді інтерфейсної (інтерфейсних) БІС.

Контролер можна виконати жорстким з'єднанням між групами вентилів, тригерів і т.д. як цифровий автомат на основі апаратурної логіки. Мінімізація кількості електронних елементів для корпусів інтегральних схем, як правило, призводить до невпорядкованою електронну структуру, спеціалізованої на конкретне використання тільки в цьому пристрої. Зміна в тимчасовій діаграмі або введення нових сигналів в апаратурному контролері тягнуть за собою необхідність перепроектування і переконструювання всього контролера або його частини.

Універсальні програмовані контролери реалізуються у вигляді однокристальних БІС або на основі секцій мікропроцесорних комплектів БІС. У таких контролерах різноманітні тимчасові діаграми сигналів і їх послідовності породжуються не розподілом регулярних сигналів тактових генераторів шляхом дротових з'єднань, а перетворенням послідовностей команд (мікрокоманд). Через гнучкість програмних і мікропрограмних засобів адаптації програмованого контролера до конкретної області застосування здійснюється за рахунок перепрограмування, не зачіпає апаратурну реалізацію контролера чи що викликає тільки перезапис вмісту керуючих запам'ятовуючих пристроїв.

Техніко-економічні параметри інтегральних схем з високим ступенем інтеграції елементів дозволяють здійснювати управління АВВ інформації ЕОМ за допомогою електронних структур, подібних структур керуючих ЕОМ. При цьому забезпечуються: 1) функціональна гнучкість за рахунок використання розвинених систем команд та побудови різноманітних складних послідовностей сигналів на їх основі з можливістю обліку реакції системи на видавані сигнали; 2) використання розподілених методів управління в ієрархічних керуючих системах, коли оптимізація процесу перетворення інформації ведеться на верхньому рівні управління, а безпосереднє локальне управління здійснюється вбудованим контролером, сприймають та інтерпретують як стан АВВ, так і керуючі сигнали засобів більш високого рівня управління; 3) простота спеціалізації та модифікації пристрою управління АВВ.

Алгоритм управління певним типом АВВ задається однозначно і у вигляді програми може бути записаний в ПЗУ. Таким чином, програмований контролер в процесі роботи багато разів може виконувати одну й ту ж саму програму, отримуючи з більш високого рівня управління вихідні дані та завдання і функціонуючи автономно, незалежно і паралельно з роботою засобів більш високого рівня.

Рис.2 Логічна структура універсального програмного контролера

Логічна структура універсального програмованого контролера приведена на рис.2. Контролер має магістральну структуру. Управління АВВ забезпечують мікропроцесор МП, мікроконтроллер і мікро-ЕОМ, виконана на одному кристалі. Якщо апаратурних можливостей мікропроцесора МП недостатньо, то до магістралей підключаються розширюють ОЗУ і ПЗУ; поле пам'яті цих пристроїв може управляти додатковим контролером. Однак на відміну від мікро-ЕОМ у контролері системні функції розширюють ОЗУ і ПЗУ розвинені дуже слабо і тому для управління ними досить найпростіших апаратурних засобів, зазвичай закладаються в кристали БІС ОЗУ і ПЗУ. Вузли програмованого інтерфейсу УПІ і вузли сполучень УС з пультом управління ПУ і АВВ мають модульну структуру, що дозволяє нарощувати їх при ускладненні АВВ і збільшення їх числа. Контролер працює за жорстко заданою, заздалегідь відпрацьованою і введеної в нього програмі. Під час роботи контролера немає необхідності в його взаємодії з людиною.

Вузли програмованого інтерфейсу УПІ дають можливість врахувати специфіку АВВ і здійснити перехід від внутрішньосистемного інтерфейсу інформаційної магістралі до інтерфейсу різноманітних АВВ. Спеціалізація шин управління АВВ забезпечується подачею сигналів при виконанні певної послідовності команд МП; їх число залежить від числа вузлів програмованого інтерфейсу УПІ.

Рис.3 Узагальнена логічна структура мікро-ЕОМ з мікропроцесорними контролерами

Логічна структура розвиненою мікропроцесорної системи

На рис.3 наведена узагальнена логічна структура мікро-ЕОМ, в якій в якості всіх керуючих блоків пристроїв ЕОМ використовуються програмовані контролери, наприклад контролер системного пульта управління КВПУ. Він застосовується для роботи з системним пультом управління СПУ. Всі апарати введення-виведення управляються контроллерами пристроїв введення-виведення КУВВ або груповими контролерами пристроїв введення-виведення ГрКУВВ. Оперативне ОЗУ і постійні запам'ятовувальні пристрої ПЗУ управляються за допомогою відповідних контролерів КОЗУ, КПЗУ. При такій організації ЕОМ центральний процесор ЦП забезпечує програмовані контролери тільки керуючої інформацією високого рівня, деталізіруемой контролером. Тому кількість інформації, що управляє на інформаційній магістралі системи різко зменшується, що дозволяє збільшити швидкість передачі даних. По суті, в цій схемі наведена багатопроцесорна обчислювальна система, в якій в межі контролер має ті ж можливості, що і центральний процесор. Низька вартість і висока надійність БІС дозволяють для досягнення бажаних параметрів ввести розподілену обробку у всіх підсистемах обчислювальної системи, що визначає нові способи організації обчислювальних процесів в системах з децентралізованими управлінням і обробкою інформації.

2. Інтерфейс мікропроцесорів

Для включення мікропроцесора в будь-яку мікропроцесорну систему необхідно встановити єдині принципи і засоби його поєднання з іншими пристроями системи, тобто уніфікований інтерфейс.

Уніфікований інтерфейс - сукупність правил, які єдині принципи взаємодії пристроїв мікропроцесорної системи. До складу інтерфейсу входять апаратурні засоби з'єднання пристроїв (роз'єм і зв'язку), номенклатура і характер зв'язків, програмні засоби, що описують характер сигналів інтерфейсу та його тимчасову діаграму, а також опис електрофізичних параметрів сигналів.

Рис.4 Схема інтерфейсних зв'язків мікропроцесора

На рис.4 представлена ​​загальна схема взаємодії мікропроцесора МП з пристроями введення - виведення УВВ і ОЗУ в мікропроцесорній системі. Зв'язок МП з УВВ вимагає п'яти груп зв'язку, забезпечуваних через висновки корпусу. По групі шин 1 передається код вибору (адреси) пристрою, по шині 2 - сигнал управління зчитуванням - записом, по шині 3 - сигнал запиту на переривання, шини 4 та 5 використовуються для передачі даних від процесора до УВВ і від УВВ до МП. Зв'язок МП з ОЗУ також містить п'ять груп зв'язків, які необхідно забезпечити через висновки корпусу МП. По групі шин 6 передається адреса в ОЗУ, шина 7 потрібна для управління читанням / записом, за сигналами на шині 8 приймаються команди в процесор, а шини 9 і 10 забезпечують передачу даних з ОЗУ в МП і назад.

Інформаційні магістралі

При проектуванні БІС і пристроїв на їх основі необхідно брати до уваги складність виконання розгалужених зв'язків між різними вузлами (блоками) і пристроями. Тому практично реалізовані і отримали широке поширення магістральні структури зв'язків, до яких підключені входи і виходи електронних вузлів (блоків). Інформаційна магістраль (МІ) являє собою сукупність провідників (шин) або кабелів, фізичні властивості яких забезпечують передачу високочастотних інформаційних сигналів. Електронні вузли (блоки), що підключаються до інформаційної магістралі, повинні мати певні властивості, інакше можливе утворення короткозамкнених зв'язків та низькоомних навантажень.

Рис.5 Схема магістральних зв'язків трьох регістрів даних

Розглянемо приклад передачі даних у системі трьох 4-розрядних синхронізуються регістрів з інформаційними магістральними зв'язками, що дозволяє визначити загальні закономірності побудови подібних структур (мал. 5).

Вхідні сигнали запису даних А0-А3 передаються в регістр і викликають спрацьовування тригерів тільки на передньому фронті сигналу синхронізації при наявності керуючого сигналу "Дозвіл запису" РЗn. Якщо сигнал РЗn = 0, то сигнали вхідних даних не проходять на входи тригерів і тому не можуть змінити стан регістра. Вхідні опору для інформаційних входів Ai при цьому стають досить великими, їх паралельне підключення до шин магістралі даних не веде до яких-небудь проблем.

Вихідні інформаційні сигнали Q0-Q3 в розглянутих схемах формуються за допомогою керованих трирівневих каскадів, що виробляють вихідні сигнали логічних станів "0", "1" і "Вимкнено". Управління вихідними каскадами тригерів регістра здійснюється сигналом "Дозвіл видачі" РВ. При заборону видачі вихідних станів (РВ = 0) вихідні каскади переводяться в режим з високим вихідним опором. Тому паралельне підключення вихідних висновків регістрів до шин інформаційної магістралі також не породжує проблем.

Скидання тригерів регістрів відбувається імпульсом синхронізації при подачі сигналу "Дозвіл установки 0" (РУ "0").

У розглянутій схемі дозволена тільки лише послідовна передача інформаційних сигналів. Тому, незважаючи на те, що всі входи регістрів підключені до шин магістралі і проходять по магістралі сигнали надходять на вхідні каскади всіх регістрів, запис здійснюється тільки в один регістр керуючим сигналом РЗn = 1 (принципових обмежень на одночасну запис однієї і тієї ж інформації в кілька регістрів немає). Однозначність інформаційних сигналів на магістралі при видачі інформації з регістрів забезпечується подачею тільки одного керуючого сигналу РВ = 1.

Керуючі сигнали РВ = 0 інших регістрів забезпечують ефективну електричну ізоляцію їх вихідних каскадів від шин інформаційних магістралей.

Операція передачі даних "регістр-регістр" здійснюється наступним чином. Розглянемо таблицю істинності (табл.1) регістрів з трирівневої вихідними станами.

Таблиця 1

Примітка: Знаком ø відзначені сигнали, які можуть приймати значення або "0", або "1" і не впливають на виконання тих функцій регістром, які визначені іншими управляючими сигналами.

Використовуючи таблицю істинності, визначимо умови передачі стану регістра даних РгД1 в регістр даних РгД3 (в умовній запису [РгД1 → РгД3]):

Після встановлення рівнів керуючих сигналів передача інформаційного стану відбувається по імпульсу синхронізації.

При збільшенні числа регістрів (чи інших електронних блоків), підключених до магістралі, правильність роботи схеми не порушується, якщо дотримані правила проектування регістрів і схем управління ними.

Єдина інформаційна магістраль мікропроцесорної системи пов'язує між собою всі пристрої і функціонально складається з інформаційних магістралей, адрес, даних і сигналів керування.

Магістраль адрес

У простій мікропроцесорної системі тільки мікропроцесор може виробляти адреси переданої в системі інформації. Тому магістраль адрес (МА) - односпрямована: мікропроцесор генерує сигнали коду адреси, а інші пристрої, підключені до МА, тільки можуть сприймати їх, виконуючи безперервно мікрооперацію впізнання коду адреси.

Кількість шин магістралі адрес збігається з розрядністю переданого коду адреси. Якщо використовується 16-розрядний код, то в системі дозволяється вироблення = 65536 адрес. Вони можуть все ставитися до адрес комірок пам'яті або до адрес комірок пам'яті і адресами регістрів даних пристроїв введення-виведення.

Магістраль даних

Мікропроцесор, а також ОЗУ, ВЗП, дисплеї можуть сприймати або передавати дані. Інші пристрої можуть або тільки приймати дані, наприклад пристрій друку, або тільки видавати їх, наприклад ПЗУ.

Щоб забезпечити всі можливості системи, магістраль даних у двох напрямках. Її розрядність визначається розрядністю мікропроцесора і дорівнює 2, 4, 8, 16 і 32 біт. Якщо в мікропроцесорі обробляються дані за програмами подвійний розрядності, то подвійне слово пересилається за два цикли, тобто має місце тимчасове мультиплексування (воно також застосовувалося в декількох перших мікропроцесорах, коли використовувалася загальна магістраль адрес і даних).

Магістраль управління

Мікропроцесор і деякі шини пристроїв введення-виведення генерують керуючі сигнали, призначені для синхронізації і визначення операцій пристроїв. Ці сигнали передаються за сукупністю односпрямованих шин, в цілому утворюють магістраль сигналів управління (МУ). Всі сигнали керування в електронній системі узгоджені з системними сигналами синхронізації. Ці сигнали задають початок і послідовність спрацьовування, як різних пристроїв системи, так і різних блоків і вузлів всередині всіх кристалів ВІС. Для завдання головної послідовності синхронизирующих імпульсів, як правило, використовується зовнішній кварц або генератор на його основі. Видані мікропроцесором сигнали синхронізації бувають однофазними, рідше двофазними.

Кожен мікропроцесор має унікальну систему сигналів управління. Тому конкретний опис всіх шин МУ, так само як і цоколевка висновків корпусу, дається в технічній документації на конкретний мікропроцесор. Тим не менше, практично всі мікропроцесори мають загальні сигнали. Серед них - сигнал "Скидання" - вхідний сигнал, що виробляється на пульті управління системи. Він призводить до скидання всіх внутрішніх регістрів мікропроцесора і завантаженні лічильника команд - вузла, що визначає послідовність виконання команд програми, початковим значенням адреси, де записана перша команда програми.

Найважливіша керуюча функція мікропроцесора - визначення потоків даних в системі. Мікропроцесор викликає слова команд з пам'яті в процесі їх читання, звертається в пам'ять за операндами або до зовнішніх пристроїв за новими даними, може записати результат операції в пам'ять або, сформувавши масив даних, визначити необхідність їх виведення на зовнішні пристрої. Коли мікропроцесор посилає дані якогось пристрою, відбувається операція запису даних, а коли отримує дані від якогось пристрою, то зчитує дані з його інформаційного регістра і виконує операцію читання даних. Щоб задати напрямок передачі даних по МД, мікропроцесор генерує сигнали "Читання / запис", що передаються по одній з шин МУ.

Специфіка пристроїв введення-виведення даних така, що інформація може бути втрачена, якщо МП своєчасно не здійснить операцію з пристроєм. Тому ці пристрої генерують сигнали "Запит переривання процесора", що звертають увагу мікропроцесора на стан готовності (або несправності). Мікропроцесор має вхід для прийому, принаймні, одного сигналу "Запит переривання процесора". Якщо ж запит приймається, то МП інформує систему, виробляючи відповідний сигнал "Запит переривання задоволений".

Різна швидкість роботи пристрою введення-виведення і мікропроцесора породжує необхідність припинення процесора на час підготовки даних у зовнішньому пристрої. Тому режим роботи очікування мікропроцесора визначається зовнішнім сигналом "Дані підготовлені (дані не підготовлені)". Всього в МУ передається до десятка (і більше) різноманітних сигналів управління.

Перетворювачі інтерфейсів

Коли необхідно перейти від одного вигляду інтерфейсу до іншого, застосовують спеціальні апаратурні засоби у вигляді перетворювача інтерфейсів і інтерфейсного контролера. При побудові мікропроцесорних систем найбільш часто здійснюються перетворення, пов'язані з різними форматами електронних сигналів.

Всі МП обробляють цифрові дані, представлені в паралельної формі. У цьому випадку розряди слів даних передаються одночасно з інформаційної магістралі й обробляються паралельно у всіх розрядах алб мікропроцесора, тому всередині електронної системи всі передачі даних також виробляються в паралельному форматі. Але в периферійній частині електронних систем можуть бути різноманітні формати інформаційних сигналів, серед яких найбільш важливими є аналогові і цифрові послідовні

Аналого-цифрові і цифро-аналогові перетворювачі у вигляді БІС вирішують завдання перетворення аналогових сигналів у паралельні коди і навпаки. Розвиток керуючих засобів цих перетворювачів дозволяє не тільки істотно спростити їх інтерфейс з МП, але практично забезпечити пряме з'єднання без додаткових апаратурних засобів. Дані в послідовному цифровому форматі передаються по одній інформаційній шині, що істотно знижує кількість зв'язків у периферійній частині систем, у випадках, коли не потрібно здійснювати пару з периферійними швидкодіючими пристроями. Ці дані можуть прямо вводитися (або виводитися) в МП, для чого необхідно розробити програмні модулі прийому і перетворення форматів даних з відповідною синхронізацією МП і зовнішніх пристроїв. Тимчасові витрати і низька ефективність такого рішення можуть бути подолані переходом до апаратурної реалізації системи введення-виведення даних на основі використання спеціальних БІС контролерів - перетворювачів форматів даних, які отримали назву універсальних асинхронних приймачів-передавачів.

Асинхронна передача даних означає, що приймач (наприклад, МП) і передавач (наприклад, телетайп) здійснюють зв'язок в умовах, коли кожен має свою власну систему синхронізації, тому передавач посилає свої дані в будь-який момент, не погодившись з тимчасовим станом приймача. У приймальнику повинні бути передбачені засоби аналізу і входження у "тимчасове зачеплення", тобто засоби синхронізації своєї роботи з роботою передавача.

Формат послідовних інформаційних сигналів

Послідовні інформаційні сигнали формуються у вигляді "1" або "0" рівнів струму (напруги), значення яких зберігаються постійними протягом періоду проходження інформаційних сигналів Тп. Рівень сигналу може змінювати свою величину тільки на початку періоду проходження інформаційних сигналів.

До початку подачі цифрової інформації в лінію зв'язку постійно надходить сигнал "1" рівня. Якщо необхідно почати передачу даних, то їм завжди передує так званий стартовий біт "0". Потім слід посилка бітів слова даних, наприклад 7-розрядного.

Рис.6 Формат сигналів послідовних даних (А), послідовний байт даних з контролем по непарності (Б)

Слово даних може супроводжуватися контрольним бітом, відповідним парності / непарності "1" в переданому коді. Завершується посилка двома стоповими бітами, завжди мають значення "1". Усередині слова даних молодший значущий розряд передається першим, старший - останнім. Після видачі сигналів СТОП передавач може або одразу ж передавати наступне слово даних, або зберігає рівень "1", відповідний справності лінії зв'язку і передавача при відсутності переданих даних. Приймач стежить за рівнями сигналу в лінії зв'язку, фіксуючи перехід від "1" до "0" як початок передачі, сприймає дані наступних семи або восьми інтервалів, аналізує наявність СТОП-бітів і приймає рішення про припинення або продовження прийому. Отже, введення СТАРТ і СТОП в кодову посилку дозволяє здійснити синхронізацію приймача і передавача і правильно інтерпретувати сигнали даних.

На рис.6, А наведений формат послідовних даних, а на рис.6, Б - приклад послідовної передачі двох слів даних з контролем на непарність переданих "1" даних.

Схеми і принцип роботи контролера послідовно-паралельного інтерфейсу

Щоб полегшити побудову схем сполучення зовнішніх пристроїв з послідовним форматом вихідних сигналів при створенні мікропроцесорних систем, до складу комплектів мікропроцесорних ВІС включається БІС контролера послідовно-паралельного інтерфейсу. Такі контролери інтерфейсу мають різну складність, свої специфічні особливості, але функції, виконувані ними, практично однакові і відповідають смисловому назвою БІС універсальних асинхронних приймачів-передавачів (УАПП) або асинхронних інтерфейсних адаптерів зв'язку (АСІА).

Рис.7 Функціональна структура асинхронного прийомопередатчика

Розглянемо особливості функціонального побудови і режим роботи типового БІС УАПП (рис.7). У структурі БІС УАПП містяться такі основні електронні блоки: приймач послідовних сигналів, що виконує перетворення даних послідовного формату в паралельний код; передавач сигналів, що здійснює перетворення паралельного коду в послідовний формат; блок центрального управління, блок буферного зберігання даних і блок зв'язку з інформаційною магістраллю мікропроцесора, блок системного управління.

Як і будь-який інший компонент електронної інформаційно-керуючої системи, БІС УАПП має адресне програмне керування. УАПП по командах МП може виконувати чотири операції, для завдання яких досить видавати коди двох адрес і керуючий сигнал на магістралі управління "Читання / запис" (Чт / Зп).

Розглянемо виконання команд УАПП.

1. Записати слово в передавальний регістр даних. За цією командою слово даних з акумулятора МП передається в передавальний регістр даних (РГД) передавача через буферний регістр даних (БРгД). Потім це слово даних передається в зсувний регістр даних передавача і видається в послідовному форматі в інтерфейс відповідного зовнішнього пристрою.

2. Вважати слово з приймального регістра даних. При виконанні цієї команди в акумулятор МП передається слово даних, утворене в результаті паралельної передачі з сдвигающего регістра приймача після закінчення прийому одного слова даних в послідовному форматі.

3. Записати код керуючого слова в регістр сигналів управління. Блок центрального управління перетворює сигнали тригерів регістра керування (РГУ) (зазвичай восьмирозрядного) в сигнали управління різними блоками. Мікропроцесор передає в БЦУ інформацію про зовнішнє джерело синхронізації, форматі послідовного коду та напрямку передачі. У коді управління форматом задається число розрядів даних (зазвичай до восьми), число СТОП бітів і ознаки парності. Цієї інформації достатньо для програмування роботи УАПП з передачі даних.

4. Вважати інформацію стану. При здійсненні операції введення даних МП може здійснювати зчитування, введення та аналіз статусної інформації УАПП, яка зберігається в регістрі стану (РГС) (зазвичай восьмирозрядний).

Розглянемо режим взаємодії МП і УАПП при введенні послідовних даних від зовнішнього пристрою (ВУ). У програмі роботи МП має бути передбачений процес ініціалізації УАПП, який здійснюється засиланням керуючої інформації в РГУ по команді 3. У складі цієї керуючої інформації є сигнали "Дозвіл переривання" (РПР) і "Готовність слова даних" (ГСД). Отримавши керуючу інформацію, УАПП починає аналіз слова даних на вході та їх введення при наявності сигналу СТАРТ в коді слова даних. Коли у приймальний РГД передається повне слово даних, то в тригері готовності слова даних встановлюється рівень "1". Установка цього тригера є підставою для генерації сигналу запиту переривання МП, якщо раніше від МП в складі керуючого слова надійшов сигнал рівня "1". На дозвіл передачі слова мікропроцесор виробляє сигнал "Запит переривання задоволений" і здійснює перехід на виконання програми переривання по вводу даних.

У програмі переривання, перш за все, здійснюються збереження інформаційного змісту внутрішніх регістрів МП і блокування інших сигналів переривання на вході блоку переривання МП. Потім виконується команда 4 і йде аналіз тих бітів інформації стану, які пов'язані з контролем правильності виконання операції прийому даних, тобто перевіряється порушення парності, переповнювання або визначаються помилки форматування. Якщо сталася помилка, то відбувається перехід до підпрограми аналізу причин помилок. Якщо помилок немає, то виконується команда 2, і прийняті дані передаються в акумулятор або який-небудь регістр МП. Потім МП знімає блокування сигналів блоку переривання, відновлює стан перерваної програми і продовжує її виконання до отримання наступного сигналу запиту переривання.

Прийом-передача послідовних інформаційних сигналів

Для введення даних МП через буферний регістр даних передається слово в передавальний РГД. Вузол управління передачею (УУПд) здійснює паралельну передачу слова з передавального регістру в зсувний передавальний регістр (СПР). Тут слова даних доповнюються стартовим бітом, бітом парності і необхідним числом СТОП-бітів. Наявність 8-розрядів даних в апаратурних ресурсах УАПП дозволяє застосовувати різні методи кодування даних 5 -, 7 - і 8-розрядними кодами. Потім слово даних, сформований у СПР, під дією імпульсів синхронізації зсувається, і електричні сигнали у вигляді струмових посилок надходять в лінію зв'язку. Таким чином, формується послідовний інформаційний формат даних, що пересилаються.

При прийомі даних послідовні кодові сигнали приймаються у зсувний приймальний регістр (СПрР). Потім інформаційні розряди даних паралельно передаються в приймальний регістр даних УАПП.

Як вже зазначалося, МП при взаємодії з УАПП виконує чотири основні операції, які аналогічні читання і запису даних, здійснюваних у певних регістрах УАПП. Один і той же адреса використовується для операцій з регістрами стану і управління, оскільки сигнал на шині Чт / Зп магістралі керування точно доповнює адресу коду команди. Аналогічно, виявляється достатньо тільки одного коду адреси для операцій з приймальним і передавальним регістрами даних РГД.

Якщо формат послідовних сигналів даних може бути реалізований розглянутими засобами приймача і передавача, то УАПП використовують для роботи з будь-якими зовнішніми пристроями послідовного дії без необхідності застосування нових команд або яких-небудь додаткових апаратурних засобів.

Для налаштування апаратурних інтерфейсів засобів УАПП на певні функції прийому-передачі даних необхідно виконати його програмну ініціалізацію. Розглянемо функції, які визначаються кожним бітом типового керуючого слова.

Біт "Дозвіл переривання при прийомі" управляє разом з бітом "Готовність слова даних" регістра стану УАПП виробленням сигналу запиту переривання роботи МП при прийомі даних.

Біт "Дозвіл переривання при передачі даних" управляє разом з бітом "Закінчення передачі слова даних" регістра статусу виробленням сигналу запиту переривання роботи МП при передачі даних.

Кілька бітів керуючого регістру використовуються для кодування розрядності слів (7 або 8 біт), парності / непарності або відсутності контролю, кількості СТОП-бітів (1 або 2).

Два біта коду керуючого слова досить для завдання сигналів скидання керуючих ланцюгів УАПП та визначення коефіцієнта розподілу частоти синхроімпульсів при прийомі даних. Відзначимо, що ініціалізації УАПП передує скидання керуючих ланцюгів посилкою коду керуючого слова, в якому задані умови обнулення (установкою відповідних керуючих бітів в рівень "1").

Коефіцієнт розподілу частоти синхроімпульсів відображає прийняту схему виділення прийнятих інформаційних сигналів. Як вже було показано, початкова синхронізація викликається СТАРТ-бітом, що повідомляє приймача, що далі йдуть, біти даних, парності, СТОП.

Щоб полегшити синхронізацію роботи зовнішніх пристроїв, в УАПП використовується в 16 або 64 рази вища частота, ніж швидкість передачі даних, що визначається співвідношенням 1/Тп. Отже, один період проходження синхроімпульсів, переданих в УАПП, повинен бути рівний 1 / 16 Тп або 1 / 64 Тп. Тому після виявлення переходу "1" або "0", що викликається СТАРТ-бітом, за допомогою засобів УАПП можна підтвердити цей перехід через 8 (або 32) періодів (тобто приблизно в середині періоду Тп) і встановити, що саме СТАРТ- біт має місце, а не випадкова перешкода. Аналогічним чином здійснюється стробированием всіх інших інформаційних переходів усередині періоду проходження послідовних сигналів, що збільшує ймовірність правильного виділення інформаційних сигналів на рівні перешкод.

Вузли управління прийомом і передачею даних (УУПд і УУПр) ведуть аналіз чинимо і переданих сигналів. У разі відхилення від заданого режиму ці блоки управління формують рівень "1" відповідних бітів у регістрі стану.

Регістр стану фіксує такі важливі сигнали стану. Біт "Запит переривання" завжди знаходиться в стані, відповідному сигналом "Запит переривання роботи МП" УАПП. Цей біт скидається в стан "0", коли МП виконує команди читання або запису даних у прийомних - передавальних регістрах УАПП. Установка біта "Запит переривання" в регістрі стану УАПП дозволяє МП виділити тільки один УАПП, що виставив запит переривання, з декількох УАПП, що працюють паралельно в системі. Мікропроцесор за своїми внутрішніми програмами може здійснити послідовне зчитування і аналіз даного біта в кодах станів всіх підключених УАПП і виділити активний інтерфейсний контролер, тобто сформувався сигнал запиту переривання.

Біт "Контроль парності" відповідає стану парності бітів даних, якщо парність включена у формат і задана в керуючому слові. При порушенні парності даний біт регістра стану встановлюється в значення "1", що дозволяє звернути увагу МП на порушення встановленого режиму роботи.

Як тільки завершується прийом послідовного слова з приймального сдвигающего регістра, УУПр виконує аналіз кількості СТОП-бітів. При виявленні будь-яких відхилень генерується сигнал "Помилка форматування" шляхом встановлення відповідного біта регістра в стан "1".

При прийомі даних УАПП сформовані слова передаються з сдвигающего регістра в приймальний РГД, а з нього в МП. Якщо після прийому одного слова не надійшов запит на його передачу в МП, то інше послідовне слово, сформоване в зсувне регістрі, не може бути передано в приймальний РГД. Оскільки приймальний РГД заповнений, передача в нього другого слова затрет перше. При цьому втрачається слово даних і порушується правильна робота системи. Тому виявлення факту прийому наступного слова до передачі в МП попереднього веде до встановлення РГС в "1" біти "Помилка переповнення". Цей сигнал повідомляє МП про те, що відбулася втрата слова в процесі передачі послідовного масиву даних.

Біт "Приймальний регістр даних заповнений" свідчить про готовність слова даних до передачі в МП.

Біт "Передавальний регістр даних звільнений" встановлюється в стан "1" після передачі вмісту передавального регістру даних в зсувний регістр даних передавача. Цей сигнал регістра стану вказує мікропроцесору ті моменти, у які може бути здійснена передача чергового слова даних з МП і УАПП.

У складі регістра стану УАПП можуть бути також тригери, що встановлюються сигналами стану модемів. Модеми - електронні блоки зв'язку МП з дистанційно віддаленими зовнішніми пристроями по телефонній лінії зв'язку. Вони перетворять цифрову інформацію в аналогову, призначену для поширення по телефонних лініях зв'язку. Модеми ставляться на обох кінцях лінії зв'язку для здійснення процесів модуляції і демодуляції цифрової інформації.

Велика ступінь автономності роботи УАПП дозволяє забезпечити високу ефективність використання МП в системі, оскільки вимагає від нього тільки даних з ініціалізації свого стану і дозволяє МП виконувати обчислювальний процес одночасно з виконанням процесу введення-виведення інформації в УАПП. Відзначимо також, що розвинені 16-розрядні МП мають всі ті можливості, які забезпечуються в мікросистеми на основі звичайних МП і БІС УАПП.

3. Логічна структура мікропроцесорної системи на основі комплекту БІС секційного мікропроцесора

Комплект БІС секційного мікропроцесора

Внаслідок малої розрядності секцій мікропроцесора і визначеності функціонального наповнення їх реалізують, як правило, у вигляді біполярних БІС у корпусі з 42 - 64 висновками. Велика кількість висновків корпуса однієї секції БІС і внутрішня логічна структура секції мікропроцесора забезпечують побудову мікро-ЕОМ різної розрядності з нарощувати число входів переривань, різною кількістю підключаються УВВ і т.д.

До складу комплекту БІС секційного мікропроцесора входить значна кількість секцій. Розглянемо найбільш важливі з них.

Секції арифметичне-логічних БІС використовуються для побудови операційних блоків обробки інформації. Вони включають в себе кілька розрядів алб, керуючих регістрів, СОЗУ та вузлів зв'язку з інформаційними магістралями. Секції БІС випереджаючого паралельного переносу дозволяють об'єднати арифметичне-логічні секції в високошвидкісні блоки обробки інформації за рахунок створення пірамідальних схем прискореного перенесення.

Секції БІС для завдання послідовності мікрокоманд, застосовувані для побудови блоків мікропрограмного управління, дають можливість виробляти вихідний код в залежності від зовнішнього керуючого коду, коду стану процесора, вмісту внутрішнього стека, а також внутрішнього стану самої секції.

При мікропрограмному управлінні кожній команді відповідає мікропрограма - послідовність мікрокоманд, виконання яких призводить до виконання операцій, заданих командою. Мікрокоманда управляє виконанням однієї або кількох мікрооперацій.

БІС мікропрограмного управління на основі програмованої логічної матриці (ПЛМ)

Рис.8 Структура програмованої матриці

Схема ПЛМ наведена на рис.8, вона містить логічні матриці адрес І і даних АБО, за допомогою яких здійснюється перетворення вхідного n-розрядного коду в m-розрядний вихідний код. Матриці даних ПЗУ і ПЛМ збігаються. Різниця ПЗУ і ПЛМ існує тільки між матрицями адрес або дешифраторами адрес.

При побудові дешифратора адрес ПЗУ обов'язкове постановка комутуючих елементів між вхідними шинами і шинами перехідних функцій. Тому в дешифратор кожної комбінації вхідних сигналів відповідає одна і тільки одна перехідна функція. Всього перехідних функцій . У ПЛМ комутуючі елементи для ряду вхідних змінних можуть бути відсутні. Тому деякі змінні не впливають на вибір перехідної функції. Число перехідних функцій ПЛМ .

На практиці набули поширення ПЛМ з багаторозрядним адресами, для яких число вхідних змінних дорівнює 16.24 розрядів і більше. ПЗУ і ПЛМ розрізняються за системою адресації інформаційного поля даних, розподілу інформаційних полів, можливості одночасного опитування декількох перехідних функцій. Так як в ПЛМ здійснюється надлишкова вільна адресація, а в ПЗУ - жорстка не надмірна адресація, то в ПЛМ великій кількості вхідних комбінацій адрес відповідає мале кількість адресованих перехідних функцій. Різні адреси можуть визначати одну і ту ж перехідну функцію або не визначати жодної. Крім того, можливі варіанти, коли одна адреса визначає більше однієї перехідної функції.

Специфіка внутрішнього розподілу інформаційних полів у ПЛМ полягає в тому, що за допомогою двох (або більше) різних адрес можна адресувати одну і ту ж область даних матриці, що дозволяє звертатися до мікропрограма за різними адресами. Отже, з'являється можливість мікропрограмного переходу до мікропрограми з різних поточних умов без виконання спеціальних мікрокоманд переходу. Ця особливість адресації забезпечується наявністю байдужих розрядів в коді адреси.

Одночасність вибору двох (і більше) вихідних інформаційних слів і об'єднання їх за АБО на виході ПЛМ визначаються можливістю адресації різних перехідних функцій однією адресою. При цьому зберігається вибір кожного інформаційного слова своїм специфічним адресою. Жорстка не надмірна адресація ПЗУ дозволяє мати однозначну відповідність адрес і слів в інформаційному полі даних.

Звичайна ПЛМ - комбінаційна логічна схема. Щоб побудувати мікропрограмних послідовних автомат, необхідні регістри на входах і виходах ПЛМ і зворотній зв'язок для завдання закону вироблення послідовних станів. Вбудовування вхідних і вихідних регістрів в блок керування з ПЛМ забезпечує автономну функціональну закінченість БІС. Управління прийомом і видачею інформаційних станів регістрів дозволяє використовувати таку БІС в будь-якій асинхронної (а також синхронної) мікро-ЕОМ і знімає проблему "перегонів" ("змагань").

Рис.9 Схема БІС мікропрограмного управління на основі програмованої логічної матриці

Схема БІС мікропрограмного управління вертикального типу з інформаційним полем на основі ПЛМ наведена на рис.9. Вона містить ПЛМ, регістр команд РГК, регістр стану системи РГС, регістр наступного адреси мікрокоманд РгАМК, буферний регістр наступного адреси мікрокоманд БРгАМК, регістр внутрішніх станів блоку мікропрограмного управління РгСМУ, вихідний регістр мікрокоманд РГМК, а також вузол місцевого управління і синхронізації УМУіС. В якості вхідної інформації у ПЛМ подаються код команди (наприклад, 16-розрядний), код наступного адреси (наприклад, 4-розрядний) і кілька розрядів коду стану системи, що визначають формування умов переходів у мікропрограм і обробку сигналів переривання.

Вихідний код ПЛМ зазвичай містить 20-30 розрядів, оскільки мікрокоманд більшої розрядності вимагають застосування корпусів ВІС з великою кількістю висновків. Частина вихідних сигналів ПЛМ не виводиться з БІС. Код наступного адреси мікрокоманд записується в регістр БРгАМК, а потім передається в регістр РгАМК. Сигнали з регістра РгСМУ діляться на дві групи, одна з яких передається всередині БІС у УМУіС, а друга через контакти корпусу виводиться з БІС і використовується блоком БЦУіС. У кожному машинному такті мікрокоманда видається на інформаційну магістраль мікрокоманд ІММК, а в РгАМК заноситься деякий код, що визначає разом з командами РГС і РгСМУ адреса наступної команди.

Властивість одночасності вибору декількох вихідних адресних шин ПЛМ збільшує інформаційну насиченість ПЛМ в порівнянні з ПЗП і дозволяє виграти в 3-10 разів в числі елементів, необхідних для побудови інформаційних полів БІС.

Секції БІС пріоритетно векторного переривання включають в себе регістри прийому зовнішніх сигналів запитів переривання, коду маскування стану, пріоритетний шифратор, вузол формування коду пріоритетного вектора, блоки місцевого мікропрограмного управління та управління інформаційними магістралями.

Секції БІС тригерних регістрів широкого призначення використовуються для організації різноманітних буферів зберігання цифрової інформації.

Секції БІС прийомопередавачів інформації (з контролем правильності передачі або без нього) містять буферні регістри для зберігання вхідний і вихідний інформації, підсилювачі для роботи на зовнішні інформаційні магістралі (як правило, з трьома внутрішніми станами: "Увімкнено", "Вимкнено", "Вимкнено" ).

Комплект БІС для побудови електронної системи

До складу всіх комплектів БІС (в тому числі і секційних) входять БІС ОЗУ, ПЗУ, програмованого ПЗП або ППЗП, ПЛМ, програмованої ПЛМ або ППЛМ, що мають різноманітну організацію інформаційних полів і керуючі інтерфейсної логікою. Вони дозволяють створювати нарощувані поля оперативної, постійної і мікропрограмного пам'яті, працювати з прямими та інтерфейсним інформаційними сигналами, будувати багатовхіді системи адресної вибірки, ланцюги контролю передається та зберігається, та т.д.

Логічна структура процесора на основі комплекту БІС секційного мікропроцесора

Розвинена внутрішня структура секційних комплектів БІС мікропроцесора забезпечує можливість побудови високопродуктивних засобів ефективної емуляції розвинених мікро-ЕОМ і дозволяє створювати гнучкі ефективні системи з адаптацією до сфери застосування.

Рис.10 Узагальнена структрура процесора на основі БІС комплекту секційного мікропроцесора

Узагальнена структура процесора на основі комплекту БІС наведена на рис.10. В основу процесора покладені секції мікропроцесорів МП і секції прискореного випереджаючого переносу (Розглянуті мікропроцесори можуть бути побудовані на основі мікропроцесорних комплектів серій КР582, К583, КР584, К589, К1800, КР1802, КР1804, U83-К1883). Для побудови інтерфейсних схем застосовані секції прийомопередавачів сигналів ППС, що дозволяють організувати двонаправлені магістралі даних, адрес і сигналів керування. Блок мікропрограмного управління будується на основі ПЗУ або ППЗП, а також БІС вироблення послідовності керуючих сигналів. Останні застосовуються у якості блоку управління мікрокомандами БУМК. Для управління пріоритетними векторними перериваннями використовуються відповідні секції БІС ПВП для побудови регістрів - секції БІС регістрів універсального призначення. Блок місцевого управління БМУ керує всією системою.

Оскільки секції мікропроцесора мають деякий набір робочих регістрів загального призначення, будь-які з них можуть бути виділені в якості лічильника команд, регістри - покажчика стека або інших робітників і керуючих регістрів.

Розглянемо взаємодію основних блоків процесора. Команда витягується з ОЗУ і по магістралі даних МД передається регістр команд РГК. Код команди надходить через блок адресації БА і блок управління мікрокомандами БУМК, щоб перетворити його в першу адресу мікрокоманди у запам'ятовуючому пристрої мікрокоманд ЗУМК. Потім виконується кілька мікрооперацій для пошуку даних в ОЗУ і передачі їх в мікропроцесор МП, виконання операцій в арифметичне-логічному блоці, контролю переповнення і запитів на переривання і т.д.

Вихідний код з ЗУМК є мікрокоманд, зазвичай містить близько 40 розрядів, наприклад 9 розрядів для визначення операції арифметичне-логічного блоку, 8 розрядів для адресації двох вихідних операндів СОЗУ; інші розряди - для сигналів видачі вихідних результатів, управління ОЗУ, прийомопередавача, стеком і т . д.

Наявність регістра мікрокоманд РГМК дає можливість організувати конвеєрну роботу процесора. Нехай у регістрі РГМК міститься код 1 виконуваної мікрокоманди. Поле мікрокоманд, що управляє послідовністю мікрокоманд, аналізується блоком місцевого управління процесора БМУПр і прямує у вигляді керуючих сигналів 2 в БУМК для визначення адреси наступної мікрокоманди. Адреса мікрокоманд у вигляді сигналів 3 посилається в ЗУМК і нова мікрокоманда надходить на вихід РГМК. Мікропроцесор паралельно виконує раніше отриману мікрокоманду, оскільки на реалізацію мікрокоманд 1-4 потрібно всього лише один цикл роботи процесора. За цей час мікропроцесор повинен пройти стану до 5 включно, тобто крім виконання дій усередині мікропроцесора повинен бути переданий в регістр стану РГС код стану процесорів. Якщо він не викликає розгалуження в мікрокоманд, що визначає БМУПр за сигналами 6 від регістру РГС, то починає виконуватися наступна команда, вже підготовлена ​​в РГМК. Таким чином, наявність РГМК дає можливість отримувати наступну мікрокоманду паралельно з роботою мікропроцесора МП, що подвоює швидкість роботи процесора через виключення послідовної роботи його операційної і керуючої частин.

Типова команда в ЕОМ має таку послідовність виконання окремих тактів в процесі інтерпретації: вибірка команди; дешифрування коду операції; вибірка базового адреси; формування виконавчого адреси; вибірка операнда з ОЗУ; виконання операції над операндом і вмістом робочого регістра або регістра результату; засилання результату на зберігання в регістр результату або робочий регістр. Під час виконання такої команди необхідні три звернення до ОЗУ.

Високої пропускної здатності мікропроцесора дозволяє досягти метод перекриття (потоковий або конвеєрний) шляхом паралельних дій над потоком команд в часі по окремим фазам їх виконання. Вище наведена послідовність шести тактів команди при потоковому виконанні скорочує позірна час виконання команд до трьох тактів. При цьому досягається максимально ефективне використання ресурсів ОЗУ, оскільки звернення до нього здійснюється протягом кожного такту.

Для найпростішого перекриття процесу виконання двох команд необхідний доступ до інформаційних полів команди, що вимагає окремого регістра команд. Код команди заноситься в цей регістр з буферного регістра команд ОЗУ, до якого він вступив у попередньому такті вибірки команди з ОЗУ. На час виконання мікропроцесором операції необхідно зберігати операнд наступної команди в буферному регістрі даних. Обраний з ОЗУ базовий адресу поміщається у вихідний інформаційний регістр. Під час виконання даної команди треба забезпечити одиничне прирощення вмісту лічильника команд. Оскільки арифметичне-логічне пристрій зайнятий виконанням операцій, необхідно передбачити окремий суматор або інкрементний блок для одиничного збільшення коду адреси команди.

Мікро-ЕОМ на основі секційного комплекту біполярних БІС, наприклад серії К1800, може мати 16-32 - розрядну сітку, 8-64 - рівневу пріоритетну систему переривання (цикл 100-200 нс). Це дозволяє ЕОМ виконувати операції типу додавання за 100-200 нс, а операцію множення чотирьохбайтові слів - за 4-16 мкс. Система команд забезпечує виконання 100-150 операцій, що використовують 8-16 режимів адресації інформації.

4. Області застосування мікропроцесорних обчислювальних засобів

При проетірованіі мікро-ЕОМ необхідно забезпечувати: просте нарощування розрядності і продуктивності; можливість широкого розпаралелювання обчислювального процесу; ефективну обробку алгоритмів вирішення різних завдань; простоту технічної та математичної експлуатації.

Сама мікро-ЕОМ, будучи оснащеної різними пристроями введення-виведення інформації, може застосовуватися в якості закінченого вироби. Проте часто до мікро-ЕОМ необхідно крім пристроїв введення-виведення інформації підключити сигнали від безлічі датчиків і виконавчих механізмів будь-якого складного об'єкта управління або технологічного процесу. У цьому випадку вже утворюється складна керуюча система, центром якої є мікро-ЕОМ.

У керуючих системах використовуються окремі мікро-ЕОМ, розширені мікро-ЕОМ (за рахунок нарощування кількості мікропроцесорів для збільшення розрядності) та системи мікро-ЕОМ, що утворюють обчислювальні мережі з параметрами, близькими до параметрів розвинених міні-ЕОМ.

Мікропроцесори і мікро-ЕОМ знаходять широке поширення в тестових і контрольно-вимірювальних системах; системах управління технологічними процесами; програмного керування верстатами; контролю станів ліній зв'язку; підсистемах первинної обробки інформації і керуючих системах промислового призначення та системах автоматизації наукового експерименту; підсистемах управління периферійним обладнанням обчислювальних систем і комплексів; спеціалізованих обчислювальних пристроях.

Дешеві мікропроцесори застосовують в годинах, калькуляторах, кіно-і фотокамерах, радіоприймачах і телевізорах. Мікропроцесори (наприклад, однокристальні мікропроцесори серії К580) ставляться в замки і дзвінки, домашні прилади та пристрої.

Більш дорогі мікропроцесори успішно конкурують з механічними та електромеханічними блоками управління "жорсткою", або "апаратурної", логіки.

Мікропроцесори та мікроконтролери встановлюються для регулювання середовища в домашніх акваріумах і великих водоймах; вони здійснюють контроль pH середовища, температури, щільності, вмісту кисню; керують освітленням, підігрівом, рівнем води, дозуванням корму і біологічних добавок, виробляють фільтрацію та аерацію і т.д.

Візьмемо, наприклад, звичайний і широко розповсюдженний механічний інструмент - електричний дриль. Вбудований в неї мікропроцесор дозволяє враховувати опір свердління і автоматично змінювати частоту обертання залежно від твердості оброблюваного матеріалу. При використанні дрилі для загвинчування гвинтів і гайок мікропроцесор вимикає живлення електромотора до закінчення операції, що завершується за рахунок інерції.

Вбудовування мікропроцесора, наприклад серії К580, у друкарську машинку дозволяє обробляти текст і запам'ятовувати його в пам'яті. Обробка тексту представляє собою розвинені операції редагування від виправлення слів і розстановки абзаців до вставки нового тексту і формування фраз із уже написаних словосполучень. Потім запомненний текст може бути автоматично багаторазово і безпомилково видрукуваний. Підключення зовнішньої пам'яті на магнітній касеті (стрічці, диску) до такої друкарській машинці з мікропроцесорним управлінням дозволяє накопичувати архів документів. Це дозволяє здійснити в такій системі функції пошуку документів за ознаками, сортування документів, ведення архіву і т.д.

Бурхливо розвивається виробництво електронних ігор з використанням мікропроцесорів і мікроконтролерів. Воно породжує не тільки цікаві кошти розваги, але і дає можливість перевірити і розвинути прийоми логічних висновків, спритність і швидкість реакції. Ігри з телевізійним індикатором або без нього забезпечують виконання складних функцій внаслідок застосування логічно більш потужних, але доступних за вартістю мікропроцесорів.

Мікропроцесор може виконувати найважливіші функції в автомобілях всіх типів. Водій може викликати з мікро-ЕОМ на індикатор числові значення швидкості, рівня палива, середня і поточна витрата палива на одиницю пройденого шляху, час прибуття в заданий пункт за певних водієм умовах, температуру двигуна і т.д. Ведуться дослідження із застосування мікропроцесорних засобів для управління двигуном (подача палива, запалювання, регулювання частоти обертання, ефективність та контроль відходів при згорянні палива); управління ходовою частиною (управління швидкістю і гальмівною системою, облік впливу навантажень і рельєфу доріг); управління безпекою руху ( зниження вимог до водія і облік обстановки на дорозі); управління комфортом у кабіні (салоні).

На основі мікропроцесорів серії К587 розроблено прилад для контролю психофізичного стану людини типу "Тонус НЦ-01".

Мікропроцесори ефективно вбудовуються в дисплеї, екранні пульти і термінали, де на них покладено функції редагування даних, управління, генерації символів і збереження і відтворення зображень.

Мікропроцесори і мікро-ЕОМ беруть на себе функції попередньої обробки інформації зовнішніх пристроїв, перетворення форматів даних, контролерів електромеханічних зовнішніх пристроїв. Для цих цілей застосовують мікропроцесори серій К580, К536, К1803.

Мікропроцесори в апаратурі зв'язку дають можливість проводити контроль помилок, кодування - декодування інформації та управляти приймально-пристроями. Застосування мікропроцесорів дозволить у декілька разів скоротити необхідну ширину телевізійного і телефонного каналів, створити нове покоління обладнання зв'язку. Для цих цілей придатні мікропроцесорні засоби на основі мікро-ЕОМ типу "Електроніка С5", "Електроніка НЦ-32" та ін

Використання мікропроцесорів в контрольно-вимірювальних приладах і в якості контрольних засобів радіоелектронних систем дає можливість проводити калібрування, випробування і повірку приладів; корекцію і температурну компенсацію; контроль і управління вимірювальними комплексами; перетворення та обробку, індикацію та подання даних; діагностику і локалізацію несправностей. Мікро-ЕОМ типу "Електроніка С5" успішно обробляють дані вимірювань.

Мікропроцесорні засоби вирішують складну технічну проблему розробки різних систем збору і обробки інформації, де загальні функції зводяться до передачі безлічі сигналів в один центр для оцінки та прийняття рішення. Наприклад, в медицині для цілодобового контролю стану тяжкохворих необхідно періодично заміряти кров'яний тиск, частоту биття серця і дихання, параметри електрокардіограм і т.д. Централізована система на основі великої або міні-ЕОМ для цих цілей виходить громіздкою і досить дорогий. Розподілена діагностична система на основі мікропроцесора має високу живучість, проста з організації та дозволяє отримати добрі економічні показники. Мікропроцесорні розподілені системи на основі мікро-ЕОМ типу "Електроніка-60" вирішують успішно ці завдання.

Узагальнюючи розглянуті приклади використання мікропроцесорів, можна виділити чотири основних напрямки в застосуванні мікропроцесорів і мікропроцесорних систем: 1) вбудовані системи контролю та управління; 2) локальні системи накопичення і обробки інформації; 3) розподілені системи управління складними об'єктами; 4) розподілені високопродуктивні системи паралельних обчислень .

Вбудовані системи контролю та управління

Вбудовування, тобто постановка мікропроцесора в будь-яку, навіть найпростішу схему (пульт) управління, принципово змінює якість функціонування окремих інструментів, приладів, різноманітних пристроїв, окремих агрегатів технологічної лінії і т.д. Вбудовування мікропроцесора дозволяє оптимізувати режими роботи керованих об'єктів або процесів і за рахунок цього одержувати і прямий і непрямий техніко-економічний ефект. Прямий техніко-економічний ефект виражається в економії споживаної енергії, підвищення терміну служби і зниженні витрат свердел, фрез, нагрівальних елементів і т.д. Непрямий техніко-економічний ефект пов'язаний із зниженням вимог до обслуговуючого персоналу і підвищенням продуктивності. Досвід показує, що практично у всіх випадках вбудовування мікропроцесора тільки економія електроенергії забезпечує окупність мікропроцесорного управління за 1-1,5 роки.

Управління обладнанням на основі вбудованих систем контролю і управління створює реальні передумови здійснення повністю автоматизованих виробництв. Вбудовування мікропроцесора підвищує якість роботи і продуктивність устаткування, істотно знижує вимоги до персоналу, що працює на обладнанні. Цифрове управління окремими одиницями устаткування дозволяє легко збирати інформацію (або викликати його) з нижніх контурів на верхні рівні ієрархічної системи управління.

Керуючі вбудовані мікропроцесори призначені для вирішення локальних завдань управління об'єктами і можуть виконувати функції контролерів пристроїв, що підключаються до ЕОМ, більш високих контурів управління або бути центром керуючих систем нижніх контурів управління.

Мікропроцесори, що вбудовуються в устаткування, в більшості випадків не комплектуються зовнішніми пристроями і містять тільки спрощений спеціалізований пульт управління і ПЗУ керуючих програм. Лише для деяких застосувань, що вимагають частої заміни управляючих програм, необхідний завантажувач, виконаний на основі найпростіших технічних засобів.

Локальні системи накопичення та обробки інформації

Для будь-якого фахівця або керівника необхідно завжди мати "під рукою" досить великий обсяг специфічної інформації. Сьогодні ця інформація доступна лише в бібліотеці, записника або на екрані терміналу, підключеного до великої ЕОМ. Остання засіб є найбільш прийнятним, але дорогим і мають великі обмеження через надмірну централізацію інформації. Локальні, тобто розташовані на робочому місці, мікропроцесорні системи накопичення і обробки інформації технічно просто і економічно є здійснюють інформаційне забезпечення фахівців та керівників, інженерів та лікарів. Об'єднання локальних систем між собою в мережу і дистанційне підключення цієї мережі до великої ЕОМ з величезним інформаційним архівом дозволяють створити завершену автоматизовану систему інформаційного забезпечення.

Зовнішні пристрої локальних обчислювальних систем можуть вбудовуватися в корпус мікро-ЕОМ. Їх комплект містить пристрої, мінімально необхідні для обчислювальних робіт та обробки даних: цифрову, алфавітно-цифрову і функціональну клавіатуру; алфавітно-цифровий індикатор; друкуючий пристрій; зовнішні запам'ятовуючі пристрої.

У комплект більш складних мікро-ЕОМ, орієнтованих на вирішення інженерних і наукових задач, можуть входити різноманітні зовнішні пристрої, наприклад пристрої введення-виведення і друку, візуального відображення, зовнішньої пам'яті, комплексування, пульти операторів загального призначення і т.д.

Розподілені системи управління складними об'єктами. Альтернативою поширеним системам з центральним процесором стають розподілені мікропроцесорні керуючі системи. У цьому випадку мікропроцесори і пов'язані з ними схеми обробки даних фізично розташовуються поблизу місць виникнення інформації, що дозволяє вести обробку інформації в місці її виникнення, наприклад, поблизу двигуна, керма управління, гальмівної системи і т.д. Зв'язок таких локальних систем обробки з центральною системою обробки та накопичення даних і створює просторово розподілену систему керування.

У розподілених системах досягається значна економія в кількості і розподілі ліній зв'язку, підвищується живучість, істотно розвиваються можливості оптимізації режимів управління і функціонування.

Розподілені високопродуктивні системи паралельних обчислень

Мікропроцесори відкрили нові можливості вирішення складних обчислювальних завдань, алгоритми обчислення яких допускають розпаралелювання, тобто одночасні (паралельні) обчислення на багатьох мікропроцесорах.

Системи паралельних обчислень на основі десятків, сотень, тисяч однакових або спеціалізованих на певні завдання мікропроцесорів при значно менших витратах дають таку ж продуктивність, як і обчислювальні системи на основі потужних процесорів конвеєрного типу. Мікропроцесори в розподіленої обчислювальної системі можуть бути однаковими і універсальними або спеціалізованими на певні функції. Створення мікропроцесорних систем з великою кількістю спеціалізованих за функціональним призначенням процесорів дозволяє проектувати потужні обчислювальні системи нового типу у порівнянні з традиційними розвинутими великими обчислювальними машинами.