Мікросхема призначена для керування електронними пристроями мікроконтролер

Зміст

Введення

1.1 Класифікація і структура мікроконтролерів

1.2 Структура процесорного ядра мікроконтролера

2. Спеціальна частина

2.1 CISC і RISC архітектура процесора

2.2 RISC-архітектура.

2.3 Мікроконтролер з RISC архітектурою

Висновок

Список використаної літератури

Введення

Мікроконтролер (MCU) - мікросхема, призначена для керування електронними пристроями. Типовий мікроконтроллер поєднує в собі функції процесора і периферійних пристроїв, може містити ОЗУ і ПЗУ. По суті, це однокристальний комп'ютер, здатний виконувати прості завдання. Використання однієї мікросхеми, замість цілого набору, як у випадку звичайних процесорів, що застосовуються в персональних комп'ютерах, значно знижує розміри, енергоспоживання і вартість пристроїв, побудованих на базі мікроконтролерів. Мікроконтролери є основою для побудови вбудованих систем, їх можна зустріти в багатьох сучасних приладах, таких, як телефони, пральні машини і т.п. Термін "мікроконтроллер" (МК) витіснив з ужитку раніше використовувався термін "однокристальна мікро-ЕОМ". Перший же патент на однокристальних мікро-ЕОМ був виданий в 1971 році інженерам М. Кочрену і Г. буну, співробітникам Texas Instruments. Саме вони запропонували на одному кристалі розмістити не тільки мікропроцесор, але й пам'ять, пристрої введення-виведення. З появою однокристальних мікро-ЕОМ пов'язують початок ери комп'ютерної автоматизації в галузі управління. Мабуть, ця обставина і визначило термін "мікроконтроллер" (control - управління). У 1979 році НДІ ТТ розробили однокристальних 16-розрядну ЕОМ К1801ВЕ1, архітектура якої називалася "Електроніка НЦ". У 1980 році фірма Intel випускає мікроконтролер i8048. Трохи пізніше в цьому ж році Intel випускає наступний мікроконтролер: i8051. Вдалий набір периферійних пристроїв, можливість гнучкого вибору зовнішньої або внутрішньої програмної пам'яті і прийнятна ціна забезпечили цьому мікроконтролеру успіх на ринку. З погляду технології мікроконтролер i8051 був для свого часу дуже складним виробом - у кристалі було використано 128 тис. транзисторів, що в 4 рази перевищувало кількість транзисторів в 16-розрядному мікропроцесорі i8086.

На сьогоднішній день існує більше 200 модифікацій мікроконтролерів, що сумісних з i8051, випускаються двома десятками компаній, і великої кількості мікроконтролерів інших типів. Популярністю у розробників користуються 8-бітові мікроконтролери PIC фірми Microchip Technology і AVR фірми Atmel, шестнадцатібітних MSP430 фірми TI, а також ARM, архітектуру яких розробляє фірма ARM і продає ліцензії іншим фірмам для їх виробництва, процесорів - мікроконтролери.

При проектуванні мікроконтролерів доводиться дотримувати баланс між розмірами і вартістю з одного боку і гнучкістю і продуктивністю з іншою. Для різних застосувань оптимальне співвідношення цих і інших параметрів може розрізнятися дуже сильно. Тому існує величезна кількість типів мікроконтролерів, що відрізняються архітектурою процесорного модуля, розміром і типом вбудованої пам'яті, набором периферійних пристроїв, типом корпусу і т.д.

1. Загальна частина

1.1 Класифікація і структура мікроконтролерів

В даний час випускається цілий ряд типів МК. Всі ці прилади можна умовно розділити на три основні класи:

8-розрядні МК для вбудованих додатків;

16 - і 32-розрядні МК;

цифрові сигнальні процесори (DSP).

Найбільш розповсюдженим представником сімейства МК є 8-розрядні прилади, широко використовуються в промисловості, побутової та комп'ютерної техніки. Вони пройшли у своєму розвитку шлях від найпростіших приладів з відносно слаборозвиненою периферією до сучасних багатофункціональних контролерів, які забезпечують реалізацію складних алгоритмів керування в реальному масштабі часу. Причиною життєздатності 8-розрядних МК є використання їх для управління реальними об'єктами, де застосовуються, в основному, алгоритми з переважанням логічних операцій, швидкість обробки яких практично не залежить від розрядності процесора.

Зростанню популярності 8-розрядних МК сприяє постійне розширення номенклатури виробів, що випускаються такими відомими фірмами, як Motorola, Microchip, Intel, Zilog, Atmel і багатьма іншими. Сучасні 8-розрядні МК володіють, як правило, поряд відмітних ознак. Перерахуємо основні з них:

модульна організація, при якій на базі одного процесорного ядра (центрального процесора) проектується ряд (лінійка) МК, що розрізняються обсягом і типом пам'яті програм, обсягом пам'яті даних, набором периферійних модулів, частотою синхронізації;

використання закритої архітектури МК, яка характеризується відсутністю ліній магістралей адреси і даних на висновках корпусу МК. Таким чином, МК являє собою закінчену систему обробки даних, нарощування можливостей якої з використанням паралельних магістралей адреси і даних не передбачається;

використання типових функціональних периферійних модулів (таймери, процесори подій, контролери послідовних інтерфейсів, аналого-цифрові перетворювачі та ін), що мають незначні відмінності в алгоритмах роботи в МК різних виробників;

розширення числа режимів роботи периферійних модулів, які задаються в процесі ініціалізації регістрів спеціальних функцій МК.

При модульному принципі побудови всі МК одного сімейства містять процесорний ядро, однакове для всіх МК даного сімейства, і змінюваний функціональний блок, який відрізняє МК різних моделей. Процесорний ядро включає в себе: центральний процесор; внутрішню контролерну магістраль (ВКМ) у складі шин адреси, даних і управління; схему синхронізації МК; схему управління режимами роботи МК, включаючи підтримку режимів зниженого енергоспоживання, початкового запуску (скидання) і т.д.

Змінний функціональний блок містить у собі модулі пам'яті різного типу й обсягу, порти вводу / виводу, модулі тактових генераторів (Г), таймери. У відносно простих МК модуль обробки переривань входить до складу процесорного ядра. У більш складних МК він являє собою окремий модуль з розвиненими можливостями. До складу змінюваного функціонального блоку можуть входити і такі додаткові модулі як компаратори напруги, аналого-цифрові перетворювачі (АЦП) та інші. Кожен модуль проектується для роботи в складі МК з урахуванням протоколу ВКМ. Даний підхід дозволяє створювати різноманітні за структурою МК в межах однієї родини.

1.2 Структура процесорного ядра мікроконтролера

Основними характеристиками, що визначають продуктивність процесорного ядра МК, є:

набір регістрів для зберігання проміжних даних;

система команд процесора;

способи адресації операндів в просторі пам'яті;

організація процесів вибірки і виконання команди.

З точки зору системи команд і способів адресації операндів процесорний ядро сучасних 8-розрядних МК реалізує один з двох принципів побудови процесорів:

процесори з CISC-архітектурою, реалізують так звану систему команд (Complicated Instruction Set Computer);

процесори з RISC-архітектурою, реалізують скорочену систему команд (Reduced Instruction Set Computer).

CISC-процесори виконують великий набір команд з розвиненими можливостями адресації, даючи розробникові можливість вибрати найбільш підходящу команду для виконання необхідної операції. У застосуванні до 8-розрядним МК процесор з CISC-архітектурою може мати однобайтовий, багатобайтових і трехбайтовий (рідко чотирьохбайтові) формат команд. Час виконання команди може складати від 1 до 12 циклів. До МК із CISC-архітектурою відносяться МК фірми Intel з ядром MCS-51, які підтримуються в даний час цілим рядом виробників, МК сімейств НС05, НС08 і НС11 фірми Motorola і ряд інших.

У процесорах з RISC-архітектурою набір команд, що виконуються скорочений до мінімуму. Для реалізації більш складних операцій доводиться комбінувати команди. При цьому всі команди мають формат фіксованої довжини (наприклад, 12, 14 або 16 біт), вибірка команди з пам'яті і її виконання здійснюється за один цикл (такт) синхронізації. Система команд RISC-процесора припускає можливість рівноправного використання всіх регістрів процесора. Це забезпечує додаткову гнучкість при виконанні ряду операцій. До МК із RISC-процесором відносяться МК AVR фірми Atmel, МК PIC16 і PIC17 фірми Microchip і інші.

На перший погляд, МК із RISC-процесором повинні мати більш високу продуктивність у порівнянні з CISC МК при одній і тій же тактовій частоті внутрішньої магістралі. Однак на практиці питання про продуктивність більш складний і неоднозначний.

З точки зору організації процесів вибірки і виконання команди в сучасних 8-розрядних МК застосовується одна з двох вже згадуваних архітектур МПС: фон-неймановскую (Прінстонський) або гарвардська.

Основна перевага архітектури Фон-Неймана - спрощення пристрою МПС, так як реалізується звернення тільки до однієї спільної пам'яті. Крім того, використання єдиної області пам'яті дозволяло оперативно перерозподіляти ресурси між областями програм і даних, що істотно підвищувало гнучкість МПС із точки зору розробника програмного забезпечення. Розміщення стека в загальній пам'яті полегшувало доступ до його вмісту. Невипадково тому фон-неймановскую архітектура стала основною архітектурою універсальних комп'ютерів, включаючи персональні комп'ютери.

Гарвардська архітектура майже не використовувалася до кінця 70-х років, поки виробники МК не зрозуміли, що вона дає певні переваги розробникам автономних систем управління.

Справа в тому, що, судячи з досвіду використання МПС для управління різними об'єктами, для реалізації більшості алгоритмів керування такі переваги фон-неймановскої архітектури як гнучкість і універсальність не мають великого значення. Аналіз реальних програм керування показав, що необхідний обсяг пам'яті даних МК, використовуваний для зберігання проміжних результатів, як правило, на порядок менше необхідного обсягу пам'яті програм. У цих умовах використання єдиного адресного простору призводило до збільшення формату команд за рахунок збільшення числа розрядів для адресації операндів. Застосування окремої невеликої за обсягом пам'яті даних сприяло скороченню довжини команд і прискоренню пошуку інформації в пам'яті даних.

Крім того, гарвардська архітектура забезпечує потенційно більш високу швидкість виконання програми в порівнянні з фон-неймановскої за рахунок можливості реалізації паралельних операцій. Вибірка наступної команди може відбуватися одночасно з виконанням попередньої, і немає необхідності зупиняти процесор на час вибірки команди. Цей метод реалізації операцій дозволяє забезпечувати виконання різних команд за однакове число тактів, що дає можливість більш просто визначити час виконання циклів і критичних ділянок програми.

Більшість виробників сучасних 8-розрядних МК використовують гарвардську архітектуру. Однак гарвардська архітектура є недостатньо гнучкою для реалізації деяких програмних процедур. Тому порівняння МК, виконаних з різних архітектур, варто проводити стосовно до конкретного додатком.

В даний час найбільш яскравими представниками мікроконтролерів SISC і RISC, що мають відповідно фон-неймановскую і гарвардську архітектури є мікроконтролери i8051 та AVR - мікроконтролери фірми Atmel, які по ряду характеристик перевершили дуже відомі PIC - мікроконтролери. Тому розглянемо організацію і пристрій вищеперелічених представників.

2. Спеціальна частина

2.1 CISC і RISC архітектура процесора

Двома основними архітектурами набору команд, використовуваними комп'ютерної промисловістю на сучасному етапі розвитку обчислювальної техніки, є архітектури CISC і RISC. Основоположником CISC-архітектури - архітектури з повним набором команд (CISC - Complete Instruction Set Computer) можна вважати фірму IBM з її базовою архітектурою IBM / 360, ядро якої використовується з 1964 р. і дійшло до наших днів, наприклад, в таких сучасних мейнфреймах, як IBM ES / 9000.

Лідером у розробці мікропроцесорів з повним набором команд вважається компанія Intel з мікропроцесорами X 86 і Pentium. Це практично стандарт для ринку мікропроцесорів. Простота архітектури RISC-процесора забезпечує його компактність, практична відсутність проблем з охолодженням кристала, чого немає в процесорах фірми Intel, наполегливо дотримується шляху розвитку архітектури CISC. Формування стратегії CISC-архітектури відбулося за рахунок технологічної можливості перенесення "центру тяжіння" обробки даних з програмного рівня системи на апаратний, так як основний шлях підвищення ефективності для CISC-комп'ютера бачився, в першу чергу, у спрощенні компіляторів та мінімізації виконуваного модуля. На сьогоднішній день CISC-процесори майже монопольно займають на комп'ютерному ринку сектор персональних комп'ютерів, однак RISC-процесорів немає рівних у секторі високопродуктивних серверів і робочих станцій. Основні риси RISC-архітектури з аналогічними за характером рисами CISC-архітектури відображаються наступним чином (табл.1):

Таблиця 1. Основні риси архітектури

CISC - архітектура	RISC-архітектура
Багатобайтові команди	Однобайтові команди
Мала кількість регістрів	Велика кількість регістрів
Складні команди	Прості команди
Одна-менш команд за один цикл процесора	Кілька команд за один цикл процесора
Традиційно один виконавчий пристрій	Кілька виконавчих пристроїв

Одним з важливих переваг RISC-архітектури є висока швидкість арифметичних обчислень. RISC-процесори першими досягли планки найбільш поширеного стандарту IEEE 754, що встановлює 32-розрядний формат для представлення чисел з фіксованою точкою і 64-розрядний формат "повної точності" для чисел з плаваючою крапкою. Висока швидкість виконання арифметичних операцій в поєднанні з високою точністю обчислень забезпечує RISC-процесорів безумовне лідерство за швидкодією у порівнянні з CISC-процесорами.

Іншою особливістю RISC-процесорів є комплекс засобів, які забезпечують безупинну роботу арифметичних пристроїв: механізм динамічного прогнозування розгалужень, велика кількість оперативних регістрів, багаторівнева вбудована кеш-пам'ять.

Організація реєстрової структури - основне достоїнство і основна проблема RISC. Практично будь-яка реалізація RISC-архітектури використовує тримісні операції обробки, в яких результат і два операнда мають самостійну адресацію - R1: = R2, R3. Це дозволяє без істотних витрат часу вибрати операнди з адресованих оперативних регістрів і записати в регістр результат операції. Крім того, тримісні операції дають компілятору велику гнучкість в порівнянні з типовими двомісними операціями формату "регістр - пам'ять" архітектури CISC. У поєднанні з швидкодіючою арифметикою RISC-операції типу "регістр - регістр" стають дуже потужним засобом підвищення продуктивності процесора.

Разом з тим опора на регістри є ахіллесовою п'ятою RISC-архітектури. Проблема в тому, що в процесі виконання завдання RISC-система неодноразово змушена оновлювати вміст регістрів процесора, причому за мінімальний час, щоб не викликати тривалих простоїв арифметичного пристрою. Для CISC-систем подібної проблеми не існує, оскільки модифікація регістрів може відбуватися на тлі обробки команд формату "пам'ять - пам'ять".

Існують два підходи до вирішення проблеми модифікації регістрів в RISC-архітектурі: апаратний, запропонований у проектах RISC-1 і RISC-2, і програмний, розроблений фахівцями IВМ і Стенфордського університету. Принципова різниця між ними полягає в тому, що апаратне рішення засноване на прагненні зменшити час виклику процедур за рахунок установки додаткового обладнання процесора, тоді як програмне рішення базується на можливостях компілятора і є більш економічним з точки зору апаратури процесора.

2.2 RISC-архітектура.

У 70-ті роки XX століття вчені висунули революційну за тими часами ідею створення мікропроцесора, "розуміє" тільки мінімально можливу кількість команд.

Задум RISC - процесора (Reduced Instruction Set Computer, комп'ютер зі скороченим набором команд) народився в результаті практичних досліджень частоти використання команд програмістами, проведених у 70-х роках у США та Англії. Їх безпосередній підсумок - відоме "правило 80/20": у 80% коду типовою прикладної програми використовується лише 20% найпростіших машинних команд з усього доступного набору.

Перший "справжній" RISC-процесор з 31 командою був створений під керівництвом Девіда Паттерсона з Університету Берклі, потім пішов процесор з набором з 39 команд. Вони включали в себе 20-50 тис. транзисторів. Плодами праць Паттерсона скористалася компанія Sun Microsystems, що розробила архітектуру SPARC з 75 командами в кінці 70-х років. У 1981 р. в Стенфордському університеті стартував проект MIPS з випуску RISC-процесора з 39 командами. У результаті була заснована корпорація Mips Computer в середині 80-х років і сконструйований наступний процесор вже з 74 командами.

За даними незалежної компанії IDC, в 1992 році архітектура SPARC займала 56% ринку, далі йшли MIPS - 15% і PA-RISC - 12,2%

Приблизно в той же час Intel розробила серію 80386, останніх "істинних" CISC-процесорів в сімействі IA-32. В останній раз підвищення продуктивності було досягнуто тільки за рахунок ускладнення архітектури процесора: з 16-розрядної вона перетворилася на 32-розрядну, додаткові апаратні компоненти підтримували віртуальну пам'ять, і додався цілий ряд нових команд.

Основні особливості RISC-процесорів:

Скорочений набір команд (від 80 до 150 команд).

Більшість команд виконуються за 1 такт.

Велика кількість регістрів загального призначення.

Наявність жорстких багатоступеневих конвеєрів.

Всі команди мають простий формат, і використовуються деякі способи адресації.

Наявність місткою роздільною кеш-пам'яті.

Застосування оптимізують компіляторів, які аналізують вихідний код і частково змінюють порядок проходження команд.

RISC-процесори 3-го покоління

Найбільшими розробниками RISC-процесорів вважаються Sun Microsystems (архітектура SPARC - Ultra SPARC), IBM (багатокристальні процесори Power, однокристальні PowerPC - PowerPC 620), Digital Equipment (Alpha - Alpha 21164), Mips Technologies (сімейство Rxx00 - R 10000), а також Hewlett-Packard (архітектура PA-RISC - PA-8000).

Всі RISC-процесори третього покоління:

є 64-х розрядними і суперскалярной (запускаються не менше 4-х команд за такт);

мають вбудовані конвеєрні блоки арифметики з плаваючою точкою;

мають багаторівневу кеш-пам'ять. Більшість RISC-процесорів кешують попередньо дешифровані команди;

виготовляються по КМОП-технології з 4 шарами металізації.

Для обробки даних застосовується алгоритм динамічного прогнозування розгалужень і метод перепризначення регістрів, що дозволяє реалізувати позачергове виконання команд.

Підвищення продуктивності RISC-процесорів досягається за рахунок підвищення тактової частоти і ускладнення схеми кристалу. Представниками першого напрямку є процесори Alpha фірми DEC, найбільш складними залишаються процесори компанії Hewlett-Packard.

Зменшення набору машинних команд в RISC-архітектурі дозволило розмістити на кристалі обчислювального ядра велику кількість регістрів загального призначення. Збільшення кількості регістрів загального призначення дозволило мінімізувати звернення до повільної оперативної пам'яті, залишивши для роботи з RAM тільки операції читання даних з оперативної пам'яті в регістр і запис даних з регістра в оперативну пам'ять, всі інші машинні команди використовують в якості операндів регістри загального призначення.

Основними перевагами RISC-архітектури є наявність наступних властивостей:

Велике число регістрів загального призначення.

Універсальний формат всіх мікрооперацій.

Рівний час виконання всіх машинних команд.

Практично всі операції пересилання даних здійснюються за маршрутом регістр - регістр.

Рівний час виконання всіх машинних команд дозволяють обробляти потік командних інструкцій з конвеєрним принципом, тобто виконується синхронізація апаратних частин з урахуванням послідовної передачі управління від одного апаратного блоку до іншого.

Апаратні блоки в RISC-архітектурі:

Блок завантаження інструкцій включає в себе наступні складові частини: блок вибірки інструкцій з пам'яті інструкцій, регістр інструкцій, куди поміщається інструкція після її вибірки і блок декодування інструкцій. Ця ступінь називається щаблем вибірки інструкцій.

Регістри загального призначення спільно з блоками управління регістрами утворюють другий ступінь конвеєра, що відповідає за читання операндів інструкцій. Операнди можуть зберігатися в самій інструкції або в одному з регістрів загального призначення. Ця ступінь називається щаблем вибірки операндів.

Арифметико-логічний пристрій і, якщо в цій архітектурі реалізований, акумулятор, разом з логікою управління, яка, виходячи з вмісту регістра інструкцій, визначає тип виконуваної мікрооперації. Джерелом даних крім регістру інструкцій може бути лічильник команд, при виконанні мікрооперацій умовного чи безумовного переходу. Дана ступінь називається виконавчої щаблем конвеєра.

Набір складається з регістрів загального призначення, логіки запису і іноді з RAM утворюють щабель збереження даних. На цьому ступені результат виконання інструкцій записуються в регістри загального призначення або в основну пам'ять.

Однак до моменту розробки RISC-архітектури, промисловим стандартом мікропроцесорів де-факто стала архітектура Intel x86, виконана за принципом CISC-архітектури. Наявність великої кількості програм, написаних під архітектуру Intel x86, зробила неможливим масовий перехід ЕОМ на RISC-архітектуру. З цієї причини основною сферою використання RISC-архітектури з'явилися мікроконтролери, завдяки тому, що вони не були прив'язані до існуючого програмного забезпечення. Крім того деякі виробники ЕОМ на чолі з IBM так само почали випускати ЕОМ, побудовані за RISC-архітектурі, проте несумісність програмного забезпечення між Intel x86 і RISC-архітектурою в значній мірі обмежувала поширення останніх.

Однак, переваги RISC-архітектури були настільки істотні, що інженери знайшли спосіб перейти на обчислювачі, виконані за RISC-архітектурі, при цьому не відмовляючись від існуючого програмного забезпечення. Ядра більшість сучасних мікропроцесорів, підтримують архітектуру Intel x86, виконані за RISC-архітектурі з підтримкою мультіскалярной конвеєрної обробки. Мікропроцесор отримує на вхід інструкцію в форматі Intel x86, замінюємо її декількома (до 4-х) RISC-інструкціями.

Таким чином, ядра більшості сучасних мікропроцесорів, починаючи з Intel 486DX, виконані за RISC-архітектурі з підтримкою зовнішнього Intel x86 інтерфейсу. Крім того, переважна більшість мікроконтролерів, а так само деякі мікропроцесори випускаються по RISC-архітектурі.

У сучасному RISC-процесорі використовується не менше 32 регістрів, часто

більше 100, в той час, як в класичних ЦВМ зазвичай 8-16 регістрів загального

призначення. У результаті процесор на 20% -30% рідше звертається до

оперативної пам'яті, що також підвищило швидкість обробки даних. Крім

того, наявність великої кількості регістрів спрощує роботу компілятора з розподілу регістрів під змінні. Спростилася топологія процесора, встановлений у вигляді однієї інтегральної схеми, скоротилися терміни її розробки, вона стала дешевше.

Після появи RISC-процесорів традиційні процесори отримали

позначення CISC - тобто з повним набором команд (Complete Instruction Set Computer).

В даний час RISC-процесори одержали широке поширення. Сучасні RISC-процесори характеризуються

наступним:

спрощеним набором команд;

використовуються команди фіксованої довжини і фіксованого формату,

прості способи адресації, що дозволяє спростити логіку декодування команд;

більшість команд виконуються за один цикл процесора;

логіка виконання команд з метою підвищення продуктивності

орієнтована на апаратну, а не на мікропрограмних реалізацію,

відсутні дії, що ускладнюють структуру процесора і

зменшують швидкість його роботи;

взаємодія з оперативною пам'яттю обмежується операціями

пересилання даних;

для обробки, як правило, використовуються трехадресние команди, що

крім спрощення дешифрування дає можливість зберігати більшу

число змінних у регістрах без їх подальшої перезавантаження;

створений конвеєр команд, що дозволяє обробляти кілька з них

одночасно;

наявність великої кількості регістрів;

використовується високошвидкісна пам'ять.

У RISC-процесорах обробка машинної команди розділена на

декілька ступенів, кожний ступінь обслуговують окремі апаратні

засоби і організована передача даних від одного ступеня до наступної.

Продуктивність при цьому зростає завдяки тому, що одночасно на різних щаблях конвеєра виконуються декілька команд.

Виконання типовою команди можна розділити на наступні етапи:

вибірка команди IF - за адресою, заданому лічильником команд, з пам'яті витягується команда;

2) декодування команди ID - з'ясування її змісту, вибірка операндів із регістрів;

3) виконання операції EX, при необхідності звернення до пам'яті - обчислення фізичної адреси;

4) звернення до пам'яті ME;

5) запам'ятовування результату WB

Рис.2 Структура МК з RISC архітектурою

Справа в тому, що, судячи з досвіду використання МПС для управління різними об'єктами, для реалізації більшості алгоритмів керування такі переваги фон-неймановскої архітектури як гнучкість і універсальність не мають великого значення. Аналіз реальних програм керування показав, що необхідний обсяг пам'яті даних МК, використовуваний для зберігання проміжних результатів, як правило, на порядок менше необхідного обсягу пам'яті програм. У цих умовах використання єдиного адресного простору призводило до збільшення формату команд за рахунок збільшення числа розрядів для адресації оперрандов. Застосування окремої невеликої за обсягом пам'яті даних сприяло скороченню довжини команд і прискоренню пошуку інформації в пам'яті даних.

2.3 Мікроконтролер з RISC архітектурою

PIC16C71 відноситься до сімейства КМОП мікроконтролерів. Відрізняється тим, що має внутрішнє 1K x 14 біт EPROM для програм, 8-бітові дані і 64 - байтовий вбудований аналого-цифровий перетворювач. Відрізняються низькою вартістю і високою продуктивністю.

Користувачі, які знайомі з сімейством PIC16C5X можуть подивитися

докладний список відмінностей нового від вироблених раніше контролерів.

Усі команди складаються з одного слова (14 біт шириною) і виконуються за один цикл (200 нс при 20 МГц), крім команд переходу, які виконуються за два цикли (400 нс).

PIC16C71 має переривання, що спрацьовує від чотирьох джерел, і

восьміуровневий апаратний стек.

Периферія містить у собі 8-бітний таймер / лічильник з 8-бітним

програмованим попередніми дільником (фактично 16 - бітний таймер),

13 ліній двонаправленого введення / виводу і восьми бітний АЦП. Висока

навантажувальна здатність (25 мА макс. втікають струм, 20 мА макс. випливає

струм) ліній вводу / виводу спрощують зовнішні драйвери і, тим самим, зменшується

загальна вартість системи.

АЦП має чотири канали, схему вибірки й зберігання, роздільну здатність 8

біт з похибкою не більше одного молодшого розряду. Середній час

перетворення 30 мкс, включаючи час вибірки.

Серія PIC16C71 підходить для широкого спектру додатків від схем

високошвидкісного управління автомобільними й електричними двигунами до економічних віддалених приймачів, приладів, що показують і зв'язкових

процесорів. Наявність ПЗУ дозволяє підлаштовувати параметри в прикладних

програмах (коди передавача, швидкості двигуна, частоти приймача і т.д.).

Малі розміри корпусів, як для звичайного, так і для поверхневого монтажу, робить цю серію мікроконтролерів придатної для портативних додатків.

Низька ціна, економічність, швидкодія, простота використання і гнучкість введення / виводу робить PIC16C71 привабливим навіть у тих областях, де раніше не застосовувалися мікроконтролери. Наприклад, таймери, заміна жорсткої логіки у великих системах, співпроцесори.

Мікроконтролер має:

тільки 35 простих команд;

всі команди виконуються за один цикл (200ns), крім команд переходу - 2

циклу;

робоча частота 0 Гц ... 20 МГц (min 200 нс цикл команди)

14 - бітові команди;

8 - бітові дані;

36 х 8 регістрів загального використання;

15 спеціальних апаратних регістрів SFR;

восьміуровневий апаратний стек;

пряма, непряма і відносна адресація даних і команд;

чотири джерела переривання:

зовнішній вхід INT

переповнення таймера RTCC

переривання при завершенні аналого-цифрового перетворення

переривання при зміні сигналів на лініях порту B.

Периферія, введення і виведення мікроконтролера має:

13 ліній введення-виведення з індивідуальною настройкою;

що втікають / випливає струм для управління світлодіодами

. макс втікають струм - 25 мА

. макс випливає струм - 20 мА

8 - бітний таймер / лічильник RTCC з 8-бітним програмованим попередніми дільником;

модуль АЦП:

4 мультіплексіруемих аналогових входу, які під'єднані до одного

аналога цифрового перетворювача

схема вибірки \ зберігання

час перетворення - 20 мкс на канал

перетворювач - 8 біт, з похибкою + -1 LSB

вхід для зовнішнього опорного напруги Vref (Vref <= Vdd)

діапазон вхідних аналогових сигналів від Vss до Vref

автоматичне скидання при включенні;

таймер включення при скиданні;

таймер запуску генератора;

Watchdog таймер WDT з власним вбудованим генератором, що забезпечує

підвищену надійність;

EPROM біт секретності для захисту коду;

економічний режим SLEEP;

обирані користувачем біти для установки режиму порушення вбудованого генератора:

RC генератор RC

звичайний кварцовий резонатор XT

високочастотний кварцовий резонатор HS

економічний низькочастотний кристал LP

вбудований пристрій самопрограмування EPROM пам'яті програм,

використовуються тільки дві ніжки.

Позначення ніжок і їх функціональне призначення:

RA4/RTCC - Вхід через тригер

Шмідта. Ніжка порту вводу / виводу з

відкритим стоком або вхід частоти дл

таймера / лічильника RTCC.

RA0/AIN0 - Двонаправлена лінія введення / виводу.

Аналоговий вхід каналу 0.

Як цифровий вхід має рівні ТТЛ.

RA1/AIN1 - Двонаправлена лінія введення / виводу.

Аналоговий вхід каналу 1.

Як цифровий вхід має рівні ТТЛ.

RA2/AIN2 - Двонаправлена лінія введення / виводу.

Аналоговий вхід каналу 2.

Як цифровий вхід має рівні ТТЛ.

RA3/AIN3/Vref - Двонаправлена лінія введення / виводу.

RB0/INT - Двонаправлена лінія порту

висновку або зовнішній вхід переривання.

RB1 - RB5 - Двонапрямлені лінії вводу /

виводу.

RB6 - Двонапрямлені лінії вводу /

виводу.

RB7 - Двонапрямлені лінії вводу /

виводу.

/ MCLR / Vpp - Низький рівень на цьому

вході генерує сигнал скидання

для контролера. Активний низький.

Вхід через тригер Шмідта.

OSC1 - Для підключення кварцу, RC чи вхід зовнішньої тактової частоти.

OSC2 - Генератор, вихід тактовою

CLKOUT - частоти в режимі RC генератора, в інших випадках - для підкл. кварцу

Vdd-Напруга харчування.

Vs s-Загальний (земля).

Висновок

У цій роботі розглянуті мікроконтролери з RISC і CISC архітектурою. RISC архітектура була розглянута більш поглиблено і точніше. Відзначено класифікація, структура мікроконтролера, структура

процесорного ядра мікроконтролера, основні особливості RISC архітектури.

Список використаної літератури

1. "Основи мікропроцесорної техніки", автори Ю.В. Новіков і п.к. Скоробогатов.

2. "Архітектура обчислювальних систем". Москва "Радіо і зв'язок" 1990 р. Автор А.Д. Смирнов.

3. "Електронно-обчислювальні машини та системи". Москва "Радіо і зв'язок" 1991 р. автори Б.М. Каган.