Предварительный синтез
Оценка коэффициентов каскадности для разработанной структуры на этапе проектиро- вания структуры блоков, критичных по быст- родействию, позволила выявить наиболее кри- тичные пути распространения сигналов. Такая оценка является очень грубой и выполняется в процессе разработки предварительной версии проекта. По окончании разработки этой версии проекта, для проверки сделанных предположе- ний необходимо провести предварительный синтез средствами САПР, что позволяет полу- чить более точные, по сравнению с этапом раз- работки структуры, оценки производительно- сти, площади и энергопотребления.
Блоки, для которых значение коэффициента КК находится в заданных пределах, можно сконструировать средствами топологии. В за- висимости от характера связей в блоке произ- водится разделение блоков на две категории: блоки, имеющие локальные связи, и блоки, имеющие разветвленные связи. Для первой ка- тегории блоков коэффициент каскадности не выше 0,8 гарантирует получение требуемых показателей быстродействия при проектирова- нии топологии. Для второй категории блоков необходимо снизить допустимый коэффициент каскадности до 0,6 с использованием известных методов параллелизма и конвейеризации.
Блоки, относящиеся к первой категории, имеют:
коэффициент нагрузки каждого элемента в цепи не более 4;
максимальное количество триггеров, стоящих в конце цепочек комбинаторных эле- ментов, нагруженных на выход одного тригге- ра, не более 4.
Эти требования позволяют получить при проектировании топологии блок малой площа- ди, имеющий локальные связи, элементы кото- рого не разбросаны по большой площади кри- сталла.
Ко второй категории относятся блоки, кото- рые, как предполагается, при разработке топо- логии будут разбросаны по площади кристалла. Среди таких блоков наиболее типичными яв- ляются блоки, управляющие входными и вы- ходными шинами микросхемы, шинами заказ- ных блоков, внутренними многоразрядными шинами. Такие блоки имеют коэффициент кас- кадности не более 0,6 и не соответствуют хотя бы одному из требований 1,2.
Блоки, которые не попали ни в одну из этих категорий и имеют коэффициент каскадности не более 2,5, необходимо разрабатывать с ис- пользованием предлагаемого специализирован- ного маршрута проектирования (разделение блоков предельного быстродействия на под- блоки, ручная расстановка, специализирован- ный маршрут синтеза).
Кроме выполнения рассмотренных задач на этом этапе, решается еще одна проблема - раз- работка управляющих файлов для САПР синте- за (скрипты). Эти скрипты задают параметры входных сигналов; требуемые параметры вы- ходных сигналов; частоту синхросигналов; диапазон температур, напряжений питаний. Они также необходимы для задания различных режимов синтеза, форматов и объемов данных в отчетах о результатах синтеза. Последова- тельность действий при синтезе, как правило, одинакова, следовательно, и состав скриптов для синтеза также одинаков для всех блоков. Отличие заключается в названиях сигналов, значениях их временных параметров, выход- ных нагрузках и частотах синхросигналов. По- этому, разработав «скелет» такого скрипта, можно использовать его многократно. Кроме того, большинство современных САПР разных компаний-разработчиков, предназначенных для синтеза и разработки топологии СБИС, исполь- зуют одинаковые форматы данных, либо дают возможность перевода из одного формата в другой, что позволяет использовать скрипты, разработанные для синтеза, при проектирова- нии топологии.
Разделение блоков предельного быстродействия на подблоки
Для повышения быстродействия путей рас- пространения сигналов, имеющих нарушение коэффициента каскадности, проводится разде- ление блоков предельного быстродействия на подблоки, реализующие простейшие функции [4]. Требуемое быстродействие подблоков обеспечивается с помощью известных методов параллелизма и конвейеризации. Разделение на подблоки позволяет сократить сроки достиже- ния требуемого быстродействия при синтезе за счет того, что:
при синтезе отдельно оптимизируется вы- деленные подблоки, а не весь блок или весь проект;
проект может быть разбит на подблоки, реализующие простейшие функции, и тогда этот подблок оптимизируется один раз, а ис- пользуется многократно в нескольких блоках;
метод, используемый при оптимизации од- ного подблока, может быть использован при оптимизации других подблоков, выполняющих схожие функции.
Использование итерационного синтеза под- блоков позволяет значительно сократить сроки выбора оптимального решения при достижении требуемого быстродействия по сравнению с итерационным синтезом всего проекта. Приме- нение специализированного маршрута проек- тирования для подблоков позволяет добиться предельного быстродействия без использования заказного проектирования.
При создании подблоков необходимо дейст- вовать согласно:
правилам разделения на подблоки;
правилам организации сигналов управле- ния между подблоками;
рекомендациям по типам подблоков.
При разделении блока предельного быстро- действия на подблоки необходимо удовлетво- рить двум условиям, относящимся к сигналам, передаваемым на предельной частоте: все входные сигналы подблока в результате комби- наторных операций должны защелкиваться в триггера; все выходные сигналы подблока должны формироваться триггерами (Рис. 1).
Рис. 1. Иллюстрация правила разделение на подблоки
Выделение подблоков с учетом этих усло- вий позволит при разработке структуры блока достаточно точно оценить задержки появления выходных сигналов подблока, которые можно получить при синтезе. И, кроме того, оптими- зация какого-либо подблока не приведет к ко- ренной переделке соседнего подблока.
Однако при независимой оптимизации под- блоков может возникнуть ситуация, когда для повышения быстродействия подблока необхо- димо увеличить длину его конвейера. Это мо- жет привести к потере синхронизации между различными подблоками.
Например, в графическом контроллере, со- держащем схему передачи сигналов от кон- троллера развертки в блоки конвейера обработ- ки данных, блок формирования аппаратного курсора, ЦАП, буфер обратного магазинного типа, работа всех этих устройств «привязана» к временной диаграмме сигналов строчной и кадровой развертки для ЭЛТ-монитора. Необ- ходимо, чтобы потактовый сдвиг между сигна- лами развертки и данными во всех этих блоках был постоянным, иначе будут ошибки в работе блоков. Например, поступление данных курсо- ра в конвейер будет не синхронизировано с продвижением основных данных. Следователь- но, каждый раз будет изменяться расчет коор- динат курсора. Приход данных, представляю- щих цвет пикселя и сигнала гашения ЦАП, может быть неодновременным. Чтение буфера обратного магазинного типа будет происходить на несколько тактов раньше начала продвиже- ния данных в конвейере. В результате после каждого изменения длины конвейера одного блока необходимо будет переделывать другие блоки.
Для решения проблемы предложено органи- зовать обмен сигналами управления между подблоками в соответствии со следующими правилами. Первое: между подблоками, произ- водящими последовательную обработку дан- ных, организовать соединение сигналов управ- ления не от источника этих сигналов управления, а передавать сигналы управления последовательно между такими блоками. Вто- рое: при изменении длины конвейера обработ- ки данных какого-либо подблока для сигналов управления организовать потактовый сдвиг, аналогичный сдвигу данных. Такая структура позволит проводить оптимизацию каждого подблока по быстродействию независимо от всех остальных подблоков.
Для упрощения выделения подблоков в Табл. 3 приведены наиболее характерные при- меры параметрических подблоков, реализую- щих простейшие функции.
Табл. 3. Параметрические подблоки, реализующие простейшие функции
| Номер | Блок | Параметры |
| 1 | Счетчик n разрядов | Разрядность (n) от 2 до 64 |
| 2 | Мультиплексор n в 1 Разрядность [m:0] | Количество входов (n) от 2 до 64 Разрядность (m) от 2 до 128 |
| 3 | Дешифратор [m:0], Количество одина- ковых выходов n | Разрядность (m) от 2 до 64, Количество одинаковых выходов от 1 до 8 |
Выигрыш от использования поблочного итерационного синтеза, по сравнению с итера- ционным синтезом всего проекта, становится очевиден, если сравнить время синтеза всего проекта и одного подблока. Например, для гра- фического контроллера 1890ВГ10Т время син- теза схемы всего проекта составляет 2 часа, а время синтеза подблока среднего размера (по- рядка 200 вентилей) около 1 минуты. Такой выигрыш становится особенно важным при многократных оптимизациях структуры под- блоков в процессе поиска решений, дающих максимальное быстродействие подблока.