Последовательностные цифровые устройства
Лекція Тригери і лічильники
Формирователи импульсов
https://www.youtube.com/watch?v=rJqJWBrzKtE
Тактовый генератор
https://www.youtube.com/watch?v=CZucbYZAtlo
RS – триггер
https://www.youtube.com/watch?v=g1PHEXU5HeY
Синхронный RS - триггер
https://www.youtube.com/watch?v=g1PHEXU5HeY&list=PL1VvMJF0dnholBjON5sQX23xdaK2F6LCZ
D – триггер
https://www.youtube.com/watch?v=tKZkAx9Q3Po
JK - триггер
https://www.youtube.com/watch?v=8ETkClVC0fg
Двоичные счетчики
https://www.youtube.com/watch?v=xNO3UPW3QB4
Счетчики с произвольным коэффициентом пересчета
https://www.youtube.com/watch?v=kl94_00tSJc
Реверсивный счетчик
https://www.youtube.com/watch?v=n0XvpFcRvHc
Сдвиговый регистр
https://www.youtube.com/watch?v=aq4JlHS9eF0
Кольцевой регистр
https://www.youtube.com/watch?v=YrQZHD2bE78
Счетчик Джонсона
https://www.youtube.com/watch?v=rWTs1njBZv0
Послідовні цифрові пристрої
Крім комбінаційних пристроїв, розглянутих раніше, існує клас цифрових пристроїв, в яких за однакових впливів на вході, на виході автомата можуть виникати різні вихідні стани. Стан виходу такого пристрою залежить не тільки від того, які сигнали присутні на його входах в даний момент часу, але і від того, які сигнали послідовності надходили на входи пристрою в попередні моменти часу, тобто. як кажуть, автомат пам'ятає свою передісторію та зберігає її в пам'яті. Тому такі пристрої називають послідовними або автоматами з пам'яттю.
Послідовні цифрові пристрої (ПЦП) - це цифрові пристрої, у яких стан виходів залежить не тільки від стану входів в поточний момент часу, але і від стану входів у попередні моменти часу, тобто ПЦУ має пам'ять.
Для описания последовательностного автомата с памятью, помимо состояний входов X(t) и выходов Y(t), необходимо также знать состояние памяти автомата, как говорят, его внутреннее состояние S(t), определяемое совокупностью состояний всех элементов памяти.
В общем виде последовательностный автомат с памятью рассматривается состоящим из двух частей: комбинационного цифрового устройства (КЦУ) и памяти, состоящей из элементов памяти (ЭП) (рисунок). В качестве элементов памяти могут быть применены как однобитовые элементы памяти (различные типы триггеров), так и многобитовые (многоразрядные) цепочки триггеров.
Функционирование (т.е. изменение состояния устройства) многотактного автомата происходит в дискретные моменты времени, ход которого обозначается натуральными числами t = 1, 2, 3 и т.д. В каждый момент дискретного времени t автомат находится в определенном состоянии S(t), воспринимает через входы соответствующую данному моменту комбинацию входных переменных X(t), выдает на выходах некоторую функцию выхода Y(t), определяемую как Y(t) = f(S(t),X(t)), и переключается в новое состояние S(t+1), которое определяется функцией переходов j как S(t+1)= j ( S(t),X(t)).
Структурная схема последовательностного цифрового устройства
Закон функционирования последовательностных автоматов может задаваться в виде уравнений, таблиц и временных диаграмм. Под законом функционирования понимается совокупность правил, описывающих последовательность переключения состояний автомата и последовательность выходных сигналов в зависимости от последовательности поступления входных сигналов.
К функциональным узлам последовательностного типа относятся: триггерные устройства, регистры, счетчики.
Простейшими типами последовательностных схем являются триггеры, имеющие два устойчивых состояния, обозначаемых как «1» и «0».
Триггеры
Одно из наиболее распространённых импульсных устройств, относящихся к базовым элементам цифровой техники, — триггер ( trigger — спусковой крючок).
Триггером называются электрические схемы, способные сохранять по выходу два устойчивых состояния равновесия электрических потенциалов “О” и “1” при окончании действия входных импульсов. Они широко используются для формирования прямоугольных импульсов, счётчиках импульсов, регистрах памяти и т. д.
Структурная схема триггера
По функциональному признаку различают R-S, D, T, J-K триггеры.
По способу управления триггеры подразделяют на асинхронные и тактируемые.
В асинхронных триггерах переключение из одного состояния в другое осуществляется непосредственно с поступлением сигнала на раздельные информационные входы.
В тактируемых (синхронных) триггерах помимо информационных входов имеется вход тактовых импульсов. Их переключение осуществляется только при наличии разрешающего, тактирующего импульса.
Буквой R латинского алфавита (от Reset) обозначен сигнал установки триггера в ноль (сброса), а буквой S ( от Set) – сигнал установки в состояние логической единицы (установки). Состояние триггера считывается по значению прямого выхода, обозначаемого как Q.
Асинхронный R-S триггер
Асинхронный R-S – триггер является наиболее простым, однако получившим широкое распространение в импульсной технике. В частности, они служат основой триггеров других типов и требуют для своего построения всего два базовых логических элемента.
В современной электронике триггеры выполняются, как правило, в виде микросхем, построенных на основе логических элементов.
Определение.
RS – триггер – это электронное устройство с двумя устойчивыми состояниями выходаQ(Q = 0 иQ = 1) и двумя информационными входамиSиR, такими, что если на вход S подается сигнал, соответствующий логической единицы S = 1, при R = 0, то выход принимает значение Q = 1. Если S = 0, а R = 1, то Q = 0. Состояние S = 1, R = 1 запрещено (т.е. логическое произведение S * R = 0, одновременная подача управляющих сигналов на оба входа недопустима).
Табличное описание состояний RS – триггера приведено в таблице Т.1.
Таблица Т.1.
| tn | tn+1 | |
| R | S | Qn+1 |
| 0 | 0 | Qn |
| 0 | 1 | 1 |
| 1 | 0 | 0 |
| 1 | 1 | x |
Qn – состояние триггера в текущий момент времени tn ,
Qn+1 – состояние триггера в следующий момент времени tn+1.
При S=R=0 триггер сохраняет предыдущее состояние Qn.
При S=R=1 триггер принимает неопределённое состояние X, поэтому такая комбинация входных сигналов является запрещённой.
Аналитическое описание функционирования RS – триггера:
Qn+1 = S + RQn
R-S триггер является триггером с раздельным по входам R и S запуском. Условное его изображение показано на рисунке Т.1 б, г.
На рисунке Т.1 а приведены структурные схемы асинхронных R-S триггеров на логических элементах ИЛИ-НЕ (а, б) и И-НЕ (в, г).
Рис. Т.1. Структурная схема асинхронного R-S триггера на логических элементах ИЛИ-НЕ (а, б) и И-НЕ (в, г).
На рис. Т.2 приведена схема синхронного RS – триггера, а в таблице Т.2 – изменение его состояний при подачи управляющих R , S и тактовых или синхронизирующих С сигналов.
Рис. Т.2. Синхронный RS – триггер на элементах 2И-НЕ.
Таблица Т.2.
| tn | tn+1 | ||
| С | R | S | Qn+1 |
| 0 | 0 | 0 | Qn |
| 0 | 0 | 1 | Qn |
| 0 | 1 | 0 | Qn |
| 0 | 1 | 1 | Qn |
| 1 | 0 | 0 | Qn |
| 1 | 0 | 1 | 1 |
| 1 | 1 | 0 | 0 |
| 1 | 1 | 1 | x |
D-триггеры
D-триггеры имеют один информационный вход. Состоянию логической “1” соответствует единица на входе, а состоянию логического “0” – нулевой уровень входного сигнала.
Qn+1 = Dn
| Dn | Qn+1 |
| 0 | 0 |
| 1 | 1 |
На практике наиболее часто применяются тактируемые D-триггеры. Условное обозначение тактируемого D-триггера и временные диаграммы его работы приведены на рисунке Т3.
Рис. Т.3. Обозначение и временные диаграммы работы D-триггера.
Из диаграммы видно, что при наличии информационного сигнала на D входе в промежутке времени
триггер «не перекидывается». При приходе тактового импульса он «перекинется» (момент 
), и примет исходное состояние при следующем тактовом импульсе в момент
. D-триггеры конструируются на основе R-S триггеров.На рис. Т.4 приведена схема D-триггера на элементах 2И – НЕ.
Рис. Т.4. Схема D-триггера на элементах 2И – НЕ.
Аналитическое описание функционирования D – триггера:
В таблице 2 показаны состояния D-триггера при записи по сигналу С значения D на выход Q.
Таблица Т.2.
| Tt | Tt+1 | |
| C | Dt | Qt+1 |
| 0 | 0 | Qt |
| 0 | 1 | Qt |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
На рис. Т.5 приведена схема двухступенчатого D-триггера с управлением по срезу сигнала С.
Рис. Т. 5. D-триггера с управлением по срезу сигнала С
Т-триггер (счетный триггер)
На рис. Т.6. приведена схема Т – триггера на основе D-триггера с управлением по срезу сигнала С (а)и эпюры его работы – (б).
Рис.Т.6. Т – триггер на основе D-триггера с управлением по срезу сигнала С (а) и эпюры его работы – (б).
Т-триггер
Т-триггер – триггер с счётным Т-входом. Характерным свойством Т-триггера является его переключение в противоположное состояние с приходом каждого очередного входного импульса. В виду его широкого применения в счётчиках импульсов его часто называют триггером со счётным запуском. Обычно он выполняется на базе R-S триггеров. Его условное обозначение приведено на рисунке Т.7. Т-триггер может выполняться синхронным (рисунок 3.29б). В этом случае он имеет дополнительный вход С, на который подаются синхронизирующие импульсы.
а б
Рис. Т.7. Условное обозначение Т – триггера.
J-K триггер
J-K триггер имеет входы J и K. Наличие двух дополнительных входов расширяет функциональные возможности триггеров, в связи с чем J-K триггеры называют универсальными. При соответствующем включении J и K входов триггера могут быть получены R-S, D и T-триггеры. При этом R-S, D-T – триггеры получаются тактируемыми. R-S триггер (рисунок Т.8.а) получают подачей на вход J сигнала S, а на вход K сигнала R. D-триггер создают (рисунок Т.8. б) введением инвертора между входами J и K. Т-триггер (рисунок Т.8. в) реализуют подключением J и K входов к входу Т.
а б в
Рис. Т.8. Схемы включения J-K тригера
В цифровых автоматах значение функции зависит не только от значения переменных в данный момент времени (данный такт), но и от их последовательности в предыдущие моменты (такты). Поэтому раздел алгебры логики, описывающий работу цифровых автоматов, обладающих памятью, называется последовательностной логикой. Основным элементом последовательностной логики является триггерный элемент или просто триггер.
Триггером называется устройство, обладающее двумя состояниями устойчивого равновесия и способное под воздействием внешнего управляющего сигнала переходить скачком из одного состояния в другое.
Основные области применения триггера:
запоминающая ячейка в устройствах электронной памяти ЭВМ;
элемент деления на 2 в импульсных счетчиках и делителях частоты;
устройство для расширения (увеличения длительности) импульсов;
устройство, восстанавливающее форму прямоугольного импульса.
Классификация триггеров по способу организации логических связей:
триггеры с раздельным запуском или триггеры с установочными входами – RS-триггеры;
триггеры со счетным входом Т-триггеры;
Триггеры с приемом информации по одному входу – D-триггеры;
Универсальные триггеры – JK-триггеры.
По способу записи информации триггеры делят на асинхронные и синхронизируемые (тактируемые). В асинхронных триггерах информация, записанная в триггер, может изменяться в любой момент времени при изменении входных сигналов. В синхронизируемых триггерах информация на выходе может меняться только в определенные моменты времени, задаваемые дополнительным синхронизирующим сигналом.
Как правило, триггер имеет два выхода: прямой Q и инверсный
Состояние триггера определяется по прямому выходу Q. Число входов зависит от выполняемых функций:S – вход установки триггера в единичное состояние;
R – вход установки триггера в нулевое состояние;
Т – счетный вход;
D – вход приема информации;
С – вход синхронизации;
J,K – логические входы;
V – вход разрешения / запрета работы триггера.
Условные обозначения триггеров приведены на рис.4.1.
Рис.4.1. 6. Условные обозначения триггеров
Рис.4.2. . Схема асинхронного RS-триггера и его условное
обозначение (кружки у входов указывают на инверсные входы
– управление сигналом логического 0)
В основе всех схем триггеров лежит основной (базовый триггер защелка ) асинхронный RS-триггер. RS-триггер может быть построен на двух логических элементах И-НЕ (рис.4.2) (или ИЛИ-НЕ).
Элементы охвачены цепями обратных связей, для чего выход каждого элемента подключен к одному из входов другого элемента.
Триггер имеет два входа: S – вход установки в единичное состояние (от англ. set – установка) и R – вход сброса в нулевое состояние (от англ. reset – сброс). Логика элементов И-НЕ, на которых построен триггер имеет простое словесное выражение: любой ноль на входе дает единицу на выходе. Из этого следует, что управляющими сигналами для этого триггера будут сигналы логического 0.
При подаче нуля на вход S и единицы на вход R (S=0, R=1) на прямом выходе будет уровень логической 1. Эта единица по цепи обратной связи поступает на один из входов нижнего по схеме элемента и вместе с единицей на входе R дает логический 0 на инверсном выходе. Это режим установки триггера в единичное состояние.
При входных сигналах S=1 и R=0 триггер будет установлен в нулевое состояние: на прямом выходе уровень логического 0, на инверсном – 1.
При подаче на оба входа нулевых сигналов на обоих выходах триггера появится уровень логической 1. Это запрещенный режим. Нельзя одновременно подавать сигналы на установку триггера в нулевое и единичное состояние.
В случае, если S=1 и R=1, то триггер не изменяет своего состояния. В этом можно убедиться, предполагая последовательно, что триггер находился в нулевом или единичном состоянии. Полная таблица истинности RS-триггера приведена в табл. 4.1.
Таблица 4.1. 4
| S | R |  |  |  |
| | | | | |
| | | | | |
| | | | | |
| | | | | |
| | | | | |
| | | | | |
| | | | | |
| | | | | |
Уравнения, описывающие эту таблицу для
и 
после их упрощения (способы написания таких уравнений описаны ниже в разделе «Синтез цифровых схем») имеют вид:
и 
. Здесь 
- состояние триггера до подачи управляющих сигналов, 
- состояние триггера после подачи управляющих сигналов.При S=0 и R=0
при S=0 и R=1
при S=1 и R=0
при S=1 и R=1
Рис.4.3. 3 8. Схема синхронного RS-триггера на элементах И-НЕ
В синхронном RS-триггере (рис. 4.3 8) использованы 4 логических элемента И-НЕ.
Вход С – вход синхронизации. Переключение триггера под действием входных сигналов S и R возможно только при наличии синхронизирующего импульса, т.е. при С=1. При таком (единичном) сигнале на входе С входные элементы И-НЕ по другому входу выполняют функцию НЕ, т.е. этот триггер по входам S и R управляется единичными сигналами. При С=0 на выходах входных элементов будут уровни логической 1, что для следующего за входными элементами простого RS-триггера (см. табл.4.1) определяет режим хранения, т.е. триггер хранит свое предыдущее состояние и не переключается.
При С=1, S=0 и R=0 на выходах входных элементов уровни логической 1 – триггер находится в режиме хранения (см. рис.4.4).
При С=1, S=0 и R=1 на прямом выходе появится логический 0, на инверсном – 1. Это режим установки триггера в нулевое состояние.
Рис.4.4. 9. Распределение сигналов в синхронном RS-триггере при
разных комбинациях сигналов на входах R и S (при С=1)
При С=1, S=1 и R=0 на прямом выходе логическая 1, на инверсном – 0. Это режим установки триггера в единичное состояние.
При С=1, S=1 и R=1 на обоих выходах уровень логической 1 – запрещенный режим. Запрещено одновременно подавать сигналы на установку триггера в единичное и нулевое состояние.
Уравнения для синхронного RS-триггера:
Подставляя в уравнения разные значения С, S, R и Qt , получаем результаты, совпадающие с данными, полученными при анализе схемы.
D-триггер (рис. 4.5 10) имеет в своем составе 4 логических элемента И-НЕ, два из которых образуют простой RS-триггер, а входные подключены к клеммам D (вход приема информации) и С (вход синхронизации). При С=0, как и в синхронном триггере, на выходах входных элементов установятся уровни логической 1. Для выходного RS-триггера это режим хранения.
Рис. 4.5 10. Схема D-триггера на логических элементах И-НЕ
Независимо от состояния входа D на выходе информация не меняется (Qt+1=Qt). При С=1 информация со входа D переписывается на выход Q (Q t+1 = D t). Проследить за состояниями сигналов во всех точках схемы D-триггера при D=0 и D=1 можно по рис. 11.
Рис.4.6 11. Распределение сигналов в D-триггере при D=0 (слева) и
D=1 (справа)
В Т-триггере, при каждом импульсе на входе Т, триггер переключается в противоположное состояние. Т-триггер может быть построен на основе D-триггера при соединении инверсного выхода
со входом D. Вход С D-триггера становится входом Т Т-триггера. Т-триггер может быть построен также на основе синхронного RS-триггера соединением входа R с прямым выходом Q, а входа S с инверсным выходом (рис.4.7 12).Принцип работы Т-триггера иллюстрируется диаграммами напряжений на рис. 13.
Рис.4.7 12. Варианты реализации Т-триггера
Рис.4.8 13. Диаграммы напряжений для Т-триггера, построенного на
основе D-триггера (слева) и синхронного RS-триггера (справа)
Для реализации Т-триггера необходимо использовать не простые (статические) D или RS-триггеры, описанные выше и срабатывающие по единичному уровню на входе С, а динамические триггеры, срабатывающие по фронту сигнала на входе С. Тогда для схемы Т-триггера на основе D-триггера к моменту прихода первого фронта на входе С, на входе D был уровень логической 1. Эта единица и переписывается на выход Q согласно логике D-триггера. На инверсном выходе появится логический 0. К приходу второго фронта входного сигнала (С) на входе D был уровень логического 0. Он и перепишется на выход Q. Эти процессы записи информации со входа D на выход Q показаны на рис. 4.8 стрелками. Для Т- триггера на основе синхронного RS-триггера процессы аналогичны и основаны на логике синхронного RS-триггера. К моменту прихода первого фронта сигнала на вход С, на входе R был уровень логического 0, а на входе S – уровень логической 1. Триггер установится в единичное состояние. При следующем такте (фронте на входе С) входы R и S обменяются состояниями, на выходе Q появится уровень логического 0.
Таким образом, при каждом входном импульсе Т-триггер переключается в противоположное состояние. Если сравнить периоды входного и выходного сигналов, то можно заметить, что период выходного сигнала в 2 раза больше входного. Т.е. Т-триггер является делителем частоты на 2 и используется в схемах деления частоты и в цифровых счетчиках.
Триггер Шмидта
Триггер Шмидта применяется для формирования входного сигнала произвольной формы в сигналы, принимающие два стандартных уровня ”0” и “1”. Варианты схем таких формирователей показаны на рис. 4.9
рис 4.9
На рис. 4.9, а показана схема триггера Шмитта, в которой применены два инвертора, входящие в серию логических транзисторно-транзисторных интегральных схем. Положительная обратная связь между инверторами обеспечивается за счет резистора R1, включенного в общую цепь питания элементов. Для увеличения влияния цепи обратной связи, ток через второй инвертор увеличен путем включения дополнительного резистора R2 между выходом Э2 и источником питания. Подобный формирователь на интегральных схемах серии К1533 удовлетворительно работает до частоты несколько мегагерц при подаче на вход синусоидального напряжения амплитудой 0,5 - 0,8 В.
В триггерах Шмитта положительную обратную связь можно ввести также путем включения резистора между выходом второго инвертора и входом первого (рис. 4.6, б). Входное напряжение в этом формирователе подается через дополнительный резистор R1, сопротивление которого также влияет на глубину положительной обратной связи. Увеличение сопротивления этого резистора увеличивает коэффициент положительной обратной связи и уменьшает чувствительность формирователя к входному напряжению.