[ Проектування цифрового автомата ] | Сигнали QB (t) на прямих виходах тригерів T4, T3, T2, T1 | ||||
Q4 (t) | Q3 (t) | Q2 (t) | Q1 (t) | ||
a0 | 0 | 0 | 0 | 0 | |
a3 | 0 | 0 | 1 | 1 | |
a6 | 0 | 1 | 1 | 0 | |
a9 | 1 | 0 | 0 | 1 | |
a12 | 1 | 1 | 0 | 0 | |
a1 | 0 | 0 | 0 | 1 | |
a4 | 0 | 1 | 0 | 0 | |
a7 | 0 | 1 | 1 | 1 | |
a10 | 1 | 0 | 1 | 0 | |
a13 | 1 | 1 | 0 | 1 | |
a2 | 0 | 0 | 1 | 0 | |
a5 | 0 | 1 | 0 | 1 | |
a8 | 1 | 0 | 0 | 0 | |
a11 | 1 | 0 | 1 | 1 | |
a 0 | 0 | 0 | 0 | 0 |
Алгоритм функціонування ЦА можна задати за допомогою графа, в якому номер стану зручно позначити числом, що характеризує стан регістра, а також вказати номер виходу у кожному стані, на якому формується сигнал 1 (рис.2).
Рис. 2. Алгоритм функціонування цифрового автомата, заданий за допомогою графа.
Для синтезу КС1 і КС2 слід таблично задати функцію переходів (табл. 3) і функцію виходів (табл.4).
Таблиця 3
Таблиця функцій переходів
Попереднє стан автомата a (t) | Подальше стан автомата a (t +1) | ||
при x (t) = 1 | при x (t) = 0 | ||
a0 | 0000 | a3 | a0 |
a3 | 0011 | a6 | a0 |
a6 | 0110 | a9 | a0 |
a9 | 1001 | a12 | a0 |
a12 | 1100 | a1 | a0 |
a1 | 0001 | a4 | a0 |
a4 | 0100 | a7 | a0 |
a7 | 0111 | a10 | a0 |
a10 | 1010 | a13 | a0 |
a13 | 1101 | a2 | a0 |
a2 | 0010 | a5 | a0 |
a5 | 0101 | a8 | a0 |
a8 | 1000 | a11 | a0 |
a11 | 1011 | a0 | a0 |
a0 | 0000 | a0 | a0 |
a0 | 0000 | a0 | a0 |
Таблиця 4
Таблиця функції виходів
Стан автомата a (t) | Значення вихідних сигналів y (t) | ||||||
y1 | y2 | y3 | y4 | y5 | W | ||
a0 | 0000 | 0 | 0 | 0 | 0 | 0 | 0 |
a3 | 0011 | 1 | 0 | 0 | 0 | 0 | 0 |
a6 | 0110 | 0 | 1 | 1 | 1 | 1 | 0 |
a9 | 1001 | 0 | 0 | 1 | 1 | 1 | 0 |
a12 | 1100 | 0 | 1 | 0 | 0 | 1 | 0 |
a1 | 0001 | 0 | 1 | 1 | 0 | 0 | 0 |
a4 | 0100 | 0 | 1 | 1 | 1 | 1 | 0 |
a 7 | 0111 | 0 | 0 | 0 | 1 | 1 | 0 |
a10 | 1010 | 0 | 0 | 0 | 0 | 1 | 0 |
a13 | 1101 | 0 | 0 | 0 | 0 | 0 | 0 |
a2 | 0010 | 0 | 1 | 1 | 1 | 1 | 0 |
a5 | 0101 | 0 | 0 | 0 | 0 | 0 | 0 |
a8 | 1000 | 0 | 1 | 0 | 0 | 0 | 0 |
a11 | 1011 | 0 | 0 | 0 | 0 | 0 | 1 |
a0 | 0000 | 0 | 0 | 0 | 0 | 0 | 0 |
Нехай у відповідності із завданням для синтезу регістру слід використовувати RS-тригер. Можна застосувати ІМС 564ТР2. В одному корпусі мікросхеми міститься чотири однакових незалежних тригера (див. рис.3).
Рис.3. Мікросхема 564ТР2 - чотири RS-тригера:
а - логічна структура одного тригера;
б - умовного зображення мікросхеми на принциповій електричній схемі
Ці тригери виконані на логічних елементах АБО-НЕ і є асинхронними RS-тригера з прямим управлінням, тобто перемикаються сигналами логічної одиниці. У табл.5 описуються стану, що характеризують роботу тригера.
Таблиця 5
Стани RS-тригера з прямим управлінням
Такт tn | Такт tn +1 | |||
Qn | Rn | Sn | Qn +1 |
|
0 | 0 | 0 | 0 | 1 |
0 | 0 | 1 | 1 | 0 |
0 | 1 | 0 | 0 | 1 |
0 | 1 | 1 | Н / О | Н / 0 |
1 | 0 | 0 | 1 | 0 |
1 | 0 | 1 | 1 | 0 |
1 | 1 | 0 | 0 | 1 |
1 | 1 | 1 | Н / О | Н / О |
Кожен тригер має два входи S і R і один вихід Q (виходи до зовнішніх висновків мікросхеми не підключені). Характерною особливістю цієї ІМС є наявність дозволяючого входу V - загального для всіх чотирьох тригерів. Коли на цьому вході одиничний сигнал - інформація на виходах тригера присутній, при логічному нулі - ні. Вхід, за яким RS-тригер встановлюється в стан 1, позначається буквою S, а в стан 0 - буквою R. Якщо на один з входів подати одиничний сигнал, зберігаючи нульової на іншому, тригер візьме стан, який однозначно визначається вхідною інформацією. При вхідних сигналах S = 1, R = 0 тригер приймає одиничне стан Q = 1, = 0, а при S = 0, R = 1 - нульовий: Q = 0, = 1.
При появі керуючого сигналу на одному з входів відбувається або перекидання тригера, або підтвердження існуючого стану, якщо воно збігається з необхідним. Якщо одночасно подати перемикаючі сигнали на обидва входи (S = R = 1), на обох виходах з'являться логічні нулі (Q = = 0) і пристрій втратить властивість тригера. Комбінацію S = R = 1 називають невизначеною (Н / О). Перехід від невизначеної комбінації до нейтральної (S = R = 0) називають забороненої комбінацією, оскільки стан виходів при цьому відновлюється, але з равновероятности воно може стати як одиничним, так і нульовим. Це веде до непередбачуваного поведінки тригера.
Для синтезу ЦА необхідно застосувати синхронний (тактируемого) RS-тригер. Однак у відомих серіях мікросхем синхронні RS-тригери як самостійні вироби відсутні.
Застосування синхронного тригера дозволяє збільшити завадостійкість схеми, тобто виключити помилкові спрацьовування тригера через можливе виникнення змагання сигналів (гонок) або від перешкод. Перекидання синхронного тригера відбувається лише за участю тактових імпульсів, тривалість яких набагато менше їх періоду. В інший час на вхідні сигнали, так само як і перешкоди різного походження, тригер не реагує.
Синхронний (тактируемого) RS-тригер отримують з асинхронного RS-тригера шляхом підключення до його висновків схеми управління, що складається з логічних елементів І-НЕ (рис. 4).
Рис.4. Логічна структурна схема синхронного RS-тригера з статичним управлінням.
Отриманий синхронний RS-тригер буде управлятися таким чином: перекидання тригера здійснюється сигналами Sn = 0, Rn = 0 при С = 0, тобто нульовими логічними рівнями. Він виявляється синхронним RS-тригером з інверсним керуванням. Для реалізації такого тригера спільно з мікросхемою 564ТР2 слід застосувати дві мікросхеми 564ЛА7, кожна з яких містить по чотири логічних елемента 2 І-НЕ. На функціональній схемі синхронний RS-тригер з інверсним керуванням позначають згідно рис.5.
Рис.5. Синхронний RS-тригер з інверсним керуванням
Для реалізації синхронного RS-тригера з прямим управлінням слід було б спільно з мікросхемою 564ТР2 застосувати мікросхеми, що містять двухвходових елементи І. Однак у серіях мікросхем К176, К561, К564 таких елементів немає, а застосування відповідних інших елементів з цих серій істотно ускладнить принципову електричну схему ЦА . Для синтезу ЦА доцільно використовувати синхронний RS-тригер з інверсним керуванням, який може бути реалізований з мікросхем 564ТР2 і 564ЛА7.
Тому виконують регістр на синхронних RS-тригерах з інверсним керуванням, які працюють так, що:
1) Якщо такий тригер має перейти з нуля в одиницю, то до приходу тактового імпульсу на тактовий вхід потрібно забезпечити S = 0, R = 1.
2) Якщо тригер повинен перекинутися з одиниці в нуль, слід до приходу тактового імпульсу встановити S = 1, R = 0.
3) Якщо ж потрібно зберегти стан тригера "одиниця", то необхідно до приходу тактового імпульсу встановити S = X, R = 1, тобто сигнал на вході S може бути або 0, або 1 і не впливає на поведінку тригера.
4) Якщо тригер повинен залишитися в стані "нуль", то потрібно до приходу тактового імпульсу встановити S = 1, R = X, тобто сигнал на вході R не впливає на поведінку тригера.
Закон функціонування синхронного RS-тригера з інверсним керуванням можна також представити у вигляді табл.6.
Таблиця 6
Закон функціонування синхронного RS-тригера з інверсним керуванням
Такт tn | Такт tn +1 | ||||||||||||||
Qn | Rn | Sn | Qn +1 | ||||||||||||
0 | 0 | 0 | Н / О | ||||||||||||
Продовження табл.6 | |||
0 | 0 | 1 | 1 |
0 | 1 | 0 | 0 |
0 | 1 | 1 | 0 |
1 | 0 | 0 | Н / О |
1 | 0 | 1 | 1 |
1 | 1 | 0 | 0 |
1 | 1 | 1 | 1 |
Якщо врахувати, що Qn +1 залежить тільки від Sn і Rn, то з табл.6 можна виключити стовпець Qn і отримати мінімізовану табл.7.
Таблиця 7
Стани синхронного RS-тригера з інверсним керуванням (мінімізована форма) при C = 0
Sn | Rn | Qn +1 |
0 | 0 | Н / О |
0 | 1 | 1 |
1 | 0 | 0 |
1 | 1 | Qn |
Використовуючи таблицю станів ЦА (табл.2), таблицю функції переходів (табл. 3), таблицю функції виходів (табл.4) і таблицю станів синхронного RS-тригера з інверсним керуванням (табл.7), складають повну таблицю функціонування ЦА (табл .8). Перехід від одного стану ЦА до іншого здійснюється під впливом тактових імпульсів Ф, що надходять одночасно на тактові входи всіх чотирьох тригерів.
До приходу чергового тактового імпульсу на керуючих входах (R, S) тригерів повинні існувати сигнали, що забезпечують спрацьовування тільки тих тригерів, які мають змінити свій стан при переході до наступної кодової комбінації. Таким чином, для кожної кодової групи, що характеризує стан регістра, необхідно знайти сигнали на керуючих виходах тригерів, що забезпечують перехід до наступної кодової групі.
У табл.8 вказують значення сигналів, які повинні бути подані на керуючі входи тригерів для того, щоб забезпечити перехід від даного стану регістру до подальшого.
Дані з табл.8 переносять на карти Карно (Рис.6) з тим, щоб провести мінімізацію логічних функцій, що визначають кожен з керуючих сигналів тригерів, а потім скласти логічний ланцюг, що реалізовує отримані функції, тобто синтезувати функціональну, а потім і принципову електричні схеми комбінаційного пристрою КС1 і регістра RG (пам'ять на тригерах).
а) S1 = Q1
б) R 1 = 1
в) S2 = Q2 + Q1 4 + Q1 3 + 1Q3Q4
г) R 3 = 3 + 1 2 4
д) S3 = 1 2 + Q3 + Q1Q2Q4
е) R3 = 3 + 1 2 4
ж) S4 = 3 + Q4 + 1 2
з) R 4 = 3 + 4
Рис.6. Карти Карно для мінімізації логічних функцій, що описують роботу КС 1.
У цих картах по дві клітини (комбінації 1111 і 1110) виявилися не заповненими: ці клітини відповідають невикористаним кодовою комбінаціям. Сукупність чотирьох тригерів, що утворюють регістр, може знаходитися в одному з шістнадцяти станів: 24 = 16, з яких для формування кодів імпульсів на виході ЦА використовується тільки чотирнадцять. Ці клітини можна заповнити символами "Х". Це означає, що мінімізіруемая функція може при даному наборі аргументів Q 1 ... Q 4 приймати будь-яке значення: 0 або 1.
Особливістю мінімізації логічних функцій, значення яких за певних наборах аргументів не грає ролі (клітини заповнюються символами "Х") є те, що при проведенні на картах контурів, що охоплюють одиниці, можна включати в ці контури також і клітини, в яких функція не визначена.
Синтез комбінаційної схеми КС1 можна здійснити в логічному базисі І, АБО, НЕ по логічним функцій для сигналів на керуючих входах тригерів. Ці логічні функції отримані в мінімізованої диз'юнктивної нормальній формі (МДНФ):
Схема
S1 = Q1 S2 = Q2 + Q1 4 + Q1 3 + 1Q3Q4 S3 = 1 2 + Q3 + Q1Q2Q4 S4 = 3 + Q4 + 1 2 | R1 = 1 R2 = 2 + Q1 4 R 3 = 3 + 1 2 4 R 4 = 3 + 4 |
Нехай у відповідності із завданням синтез схеми слід провести в логічному базисі АБО-НЕ.
Для цього слід за допомогою законів дуальності (теореми де-Моргана) виключити з логічних виразів функцію І:
За отриманими після перетворень логічним функцій будують КС1 в логічному базисі АБО-НЕ.
Комбінаційну схему КС2 будують на постійному запам'ятовуючому пристрої (ПЗП). Для цього можна застосувати ПЗУ з довільним доступом до пам'яті, коли місце шуканої інформації однозначно визначається адресою, а інформація витягується і заноситься в кодоімпульсной формі. Як ПЗУ доцільно застосувати перепрограммируемой (репрограмміруемое) напівпровідниковий пристрій, що запам'ятовує. Закон програмування ПЗУ може бути заданий табл.9, яку складають на основі табл.8.
Таблиця 9
Таблиця програмування ПЗУ
Адреса рядка | Вміст рядка ПЗУ | ||||||||
А3 | А2 | А1 | А0 | y 1 | y 2 | y3 | y4 | y5 | W |
0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
0 | 0 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 0 |
0 | 1 | 1 | 0 | 0 | 1 | 1 | 1 | 1 | 0 |
1 | 0 | 0 | 1 | 0 | 0 | 1 | 1 | 1 | 0 |
1 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 1 | 0 |
0 | 0 | 0 | 1 | 0 | 1 | 1 | 0 | 0 | 0 |
0 | 1 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 0 |
0 | 1 | 1 | 1 | 0 | 0 | 0 | 1 | 1 | 0 |
1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 1 | 0 |
1 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 |
0 | 0 | 1 | 0 | 0 | 1 | 1 | 1 | 1 | 0 |
0 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 |
1 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 1 | 0 |
1 |
0 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 1 |
Як видно з табл.9, при виборі типу інтегральної схеми ПЗУ слід враховувати, що вона повинна володіти пам'яттю не менше 14 біт і мати не менше 6 вихідних шин, а також бути сумісною з інтегральними схемами, на яких побудовані КС1 і регістр, наприклад, ПЗУ типу КР556РТ5 [3].
Спочатку будують функціональну схему, а потім, з урахуванням застосування інтегральних схем - принципову схему ЦА.
2. Завдання до курсового проектування
Синтезувати цифровий автомат (ЦА), у якого на виході "у" періодично з'являються коди символів, що утворюють прізвище та ініціали студента (рис.7).
Символи | - | П | Е | Т | Р | Про | У | - | П | - | П | - | П | Е | Т |
8-ковий код | 00 | 20 | 06 | 23 | 21 | 17 | 03 | 00 | 20 | 00 | 20 | 00 | 20 | 06 | 23 |
Рис.7. Символи та їх 8-ковий коди
Кожен символ кодується п'ятьма бітами згідно табл.10: два старших розряду - номер рядка, три молодших розряду - номер стовпця.
Таблиця 10
Способи кодування символів
0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | |
0 | - | А | Б | У | Г | Д | ЇЇ | Ж |
1 | З | І | Й | До | Л | М | Н | Про |
2 | П | Р | З | Т | У | Ф | Х | Ц |
3 | Ч | Ш | Щ | И | Ь' | Е | Ю | Я |
Довжина періоду повинна бути в межах 9-16 символів. Якщо період менше 9 символів, то можна написати ім'я повністю. Якщо період більше 16 символів, можна прибрати пробіл (и) або один-два ініціала.
Узагальнена структурна схема ЦА показана на рис.8.
Рис.8. Узагальнена структурна схема цифрового автомата:
КС1, КС2 - комбінаційні схеми; RG - регістр
Одна зі схем (за узгодженням з викладачем) КС1 або КС2 повинна бути виконана на постійному запам'ятовуючому пристрої (ПЗП). Інша схема виконується в логічному базисі, який визначається з табл.11 по останній цифрі шифру (номера залікової книжки). Регістр виконується на триггере, тип якого визначається з табл.11 за передостанньою цифрі шифру.
Послідовність станів регістру повинна складатися з відрахувань по модулю М, утворювати арифметичну прогресію з різницею, що дорівнює найменшому простому числу, яка не є дільником числа М, де М - період генерується послідовності. Для прикладу, наведеного на рис.7, М = 12. Найменше просте число, що не є дільником 12, це 5. Тому стану регістра будуть змінюватися в такій послідовності:
0, 5, 10, 3, 8, 1, 6, 11, 4, 9, 2, 7, 0, 5, ...
Логічний базис, в якому слід розробляти принципову електричну схему ЦА вибирають з табл.11по останній цифрі шифру, де також за передостанньою цифрі шифру вибирають тип тригера.
Таблиця 11
Логічний базис і тип тригера
Остання цифра шифру | Логічний базис | Передостання цифра шифру | Тип тригера |
0 1 2 3 4 | І-НЕ | 0 1 2 3 | RS |
4 5 6 | JK | ||
5 6 7 8 9 | АБО-НЕ | 7 8 9 | RS |
Виконане завдання представляється у вигляді розрахунково-пояснювальної записки, оформленої відповідно до загальних вимог і правил, і графічного матеріалу:
- Лист 1: Структурна схема ЦА. Алгоритм функціонування ЦА, заданий за допомогою графа. Повна таблиця функціонування ЦА. Таблиця програмування ПЗУ.
- Лист 2: Принципова електрична схема ЦА, виконана відповідно до ГОСТ 2.743 - 97 "Позначення умовні графічні в схемах. Елементи цифрової техніки". Креслення друкованої плати ЦА, створеної за допомогою інтегрованого пакету PCAD.
Результати аналізу принципової електричної схеми ЦА за допомогою інтегрованого пакету "MULTISIM" зберігаються в електронному вигляді і використовуються при захисті курсової роботи.
Для виконання курсової роботи буде потрібно інтегрований пакет програм "MULTISIM" і один з найпопулярніших пакетів програм для схемотехніка і радіоінженерів "P - CAD"
Ці пакети програм встановлені на ПК в обчислювальному залі кафедри АСУІУ.
Бібліографічний список
1. Савельєв О.Я. Арифметичні та логічні основи цифрових автоматів. - М.: Вища школа, 1980. -165 С.
2. Баранов С.І. Синтез мікропрограмних автоматів. - Л.: Енергія, 1979. -152 С.
3. Аналогові і цифрові інтегральні мікросхеми; Довідковий посібник / С.В. Якубовекій, Н.А. Барканов, Л.І. Ніссельсон та ін; Під ред. С.В. Якубовекого. - 2-е вид., Перераб. і доп. - М.: Радіо і зв'язок, 1985. - 432 с., Іл.
4. Стешенко В. Б. P - CAD. Технологія проектування друкованих плат. - СПб.: БХВ-Петербург, 2003. -720 С.: Іл.