Схема мікропроцесора

Характерною рисою науково-технічного прогресу, визначальною потужний подальший підйом суспільного виробництва, є широке впровадження електроніки в усі галузі народного господарства.

Сучасна електронна цифрова обчислювальна техніка широко застосовується у народному господарстві. В даний час створено чотири покоління ЕОМ з покращує техніко-економічними показниками, що сприяє подальшому розширенню сфери застосування ЕОМ та їх ефективності.

Четверте покоління ЕОМ на основі інтегральних схем з великим ступенем інтеграції елементів (ВІС) з'явилася на початку 70 - х років і істотно змінило параметри ЕОМ усіх класів. Разом з тим виник абсолютно новий клас ВТ на основі ВІС - мікропроцесорні обчислювальні машини - мікроЕОМ.

В кінці 70 - х років в результаті інтеграції усіх електронних пристроїв ЕОМ в одному кристалі були створені однокристальних мікроЕОМ, обчислювальна потужність яких не поступається обчислювальної потужності середніх ЕОМ початку 70 - х років.

Мікропроцесори і мікроЕОМ стали новим масовим класом ЕОМ внаслідок малої матеріаломісткості і вартості, низького енергоспоживання і високої надійності. Вітчизняною промисловістю щорічно виробляється кілька десятків тисяч мікроЕОМ,.), Сотні тисяч мікропроцесорів і мікрокалькуляторів на їх основі. Розробляються операційні системи загального застосування і стандартне програмне забезпечення мікроЕОМ.

Масовість цього нового класу і його високі техніко-економічні параметри надають революціонізуюче вплив на ціле покоління приладів, обладнання, агрегатів з вбудованими мікропроцесорними засобами.

Мікропроцесори і мікроЕОМ застосовують у різних галузях народного господарства (в управлінні технологічними процесорами, інформаційних і вимірювальних комплексах, енергетиці, медицині та ін.) На базі випускаються мікропроцесорів і мікроЕОМ створені високопродуктивні пристрої числового програмного керування. Великосерійне виробництво ряду моделей міні - ЕОМ дозволяє розпочати роботи зі створення декількох типів проблемно - орієнтованих комплексів для автоматизації наукових досліджень і технологічних процесів. Особливе значення мікроЕОМ набувають у зв'язку з реалізацією шкільної реформи. МікроЕОМ покладені в основу організованих у кожній школі навчальних класів з дисципліни "Основи інформатики та обчислювальної техніки".

Побудова ЕОМ на основі мікропроцесорних БІС дозволяє зменшити вартість мікроЕОМ, порівнянних за своїми параметрами з раніше створеними ЕОМ, в 103 - 104 разів, габаритними розмірами - в (2 - 3) .104 раз, по потужності споживання - в 105 разів. Це означає, що без збільшення загальних витрат мікроелектронна технологія дозволяє суспільству зробити в сотні і тисячі разів більше ЕОМ, ніж раніше.

Мікропроцесор - функціонально закінчений пристрій обробки інформації, кероване зберiгається в пам'ятi. Поява мікропроцесорів (МП) стало можливим завдяки розвитку інтегральної електроніці. Це дозволило перейти від схем малої і середньої ступені інтеграції до великих і надвеликих інтегральних мікросхем (ВІС і НВІС).

За логічним функцій і структури МП нагадує спрощений варіант процесора звичайних ЕОМ. Конструктивно він являє собою одну або декілька ВІС або НВІС.

За конструктивною ознакою МП можна розділити на однокристальних МП з фіксованою довжиною (розрядністю) слова і певною системою команд; багатокристальні (секційні) МП з нарощуваної розрядністю слова мікропрограмним управлінням (вони складаються з двох БІС і більше).

Останнім часом з'явилися однокристальних МП з мікропрограмного управлінням.

Архітектура многокристального МП з мікропрограмного управлінням дозволяє досягти гнучкості в його застосуванні і порівняно простими засобами організувати паралельне виконання окремих машинних операцій, що підвищує продуктивність ЕОМ на таких МП.

Незважаючи на те, що можливості многокристального МП істотно вище, ніж у однокристальних, багато прикладні завдання успішно вирішуються на основі однокристального мікропроцесора.

Опис структурної схеми мікропроцесора.

До складу МП (рис. 1) входять арифметичне-логічний пристрій, пристрій управління і блок внутрішніх регістрів.

Арифметичне-логічний пристрій складається з двійкового суматора зі схемами прискореного перенесення, зрушується регістри і регістрів для тимчасового зберігання операндів. Зазвичай цей пристрій виконує по командах кілька простих операцій: додавання, віднімання, зсув, пересилання, логічне додавання (АБО), логічне множення (І), додавання за модулем 2.

Пристрій управління керує роботою АЛУ і внутрішніх регістрів в процесі виконання команди. Відповідно до коду операцій, що міститься в команді, воно формує внутрішні сигнали управління блоками МП. Адресна частина команди спільно з сигналами управління використовується для зчитування даних з певної комірки пам'яті або для запису даних у клітинку. За сигналами УУ здійснюється вибірка кожної нової, чергової команди.

Блок внутрішніх регістрів БПР, що розширює можливості АЛП, служить внутрішньою пам'яттю МП і використовується для тимчасового зберігання даних і команд. Він також виконує деякі процедури обробки інформації.

На малюнку (2) наведена більш докладна структурна схема однокристального МП. Тут блок внутрішніх регістрів містить регістри загального призначення і спеціальні регістри: регістр-акумулятор, буферний регістр адреси, буферний регістр даних, лічильник команд, стека, ознак.

Регістри загального призначення (РОН), число яких може змінюватися від 4 до 64, визначають обчислювальні можливості МП. Їх функція - зберігання операндів. Але можуть виконувати також і роль регістрів. Всі РОН доступні програмісту, який розглядає їх як сверхоператівное запам'ятовуючий пристрій.

Регістр - акумулятор ("накопичувач"), призначений для тимчасового зберігання операнда або проміжного результату дій виробленої в АЛП. Розрядність регістра дорівнює розрядності інформаційного слова.

Буферний регістр адреси служить для приймання і зберігання адресної частини виконуваної команди. Можлива кількість адрес, визначається розрядністю регістру.

Буферний регістр даних використовується для тимчасового зберігання вибраного з пам'яті слова перед передачею його у зовнішнє шину даних. Його розрядність визначається кількістю байт інформаційного слова.

Лічильник команд містить адресу комірки пам'яті, у якій можна побачити байти виконуваної команди.

Регістр команд приймає і зберігає код чергової команди, адреса якої знаходиться в лічильнику команд. За сигналом УУ в нього передається з регістра зберігається там інформація.

Регістри стека діляться на стек і покажчик стека. У МП стек - набір регістрів, що зберігають адреси команд повернення при зверненні до підпрограм або стан внутрішніх регістрів при обробці переривань. Стек може бути виконаний не тільки на внутрішніх регістрах МП, складаючи його частину, а й перебувати в ОЗУ, займаючи там відведену для нього зону. В останньому випадку для звернення до нього необхідний спеціальний регістр - покажчик стека.

Покажчик стека зберігає адреси останньої зайнятої комірки стека, яку називають вершиною. Містить в покажчику число вказує, де знаходиться вершина стека. Коли в стек записується чергове слово, то число в покажчику стека відповідно збільшується. Витяг слова з стека супроводжується, навпаки, зменшенням числа, заповнює покажчик стека. Крім такої процедури передбачається можливість зчитування без руйнувань вмісту будь-якої комірки стека при незмінному числі, доглянутому в покажчику стека.

Регістр ознак являє собою набір тригерів - прапорців. У залежності від результатів операцій, виконуваних АЛУ, кожен тригер встановлюється в стан 0 або 1. Прапорцевим біти, що визначають вміст регістра, индицируют умовні ознаки: нульового результату, знака результату, перевиконання і т. п. Ця інформація, що характеризує стан процесора, важлива для вибору подальшого шляху обчислень.

Розглянемо більш детально основні частини мікропроцесора (рис. 2).

Внутрішня шина даних з'єднує собою основні частини МП.

Шиною називають групу ліній передачі інформації, об'єднаних спільним функціональним ознакою. У мікропроцесорної схемі використовується три види шин: даних, адрес і управління.

Розрядність внутрішньої шини даних тобто кількість переданих по ній одночасно (паралельно) бітів числа відповідає розрядності слів, якими оперує МП. Очевидно, що розрядність внутрішньої і зовнішньої шин даних повинна бути однією і тією ж. У восьмирозрядного МП внутрішня шина даних складається з восьми ліній, по яких можна передавати послідовно восьмирозрядних слова - байти. Слід мати на увазі, що по шині даних передаються на тільки у процесі АЛУ слова, але і командна інформація. Отже, недостатньо висока розрядність шини даних може обмежити склад (складність) команд і їх число. Тому розрядність шини даних відносять до важливих характеристик мікропроцесора - вона в більшій мірі визначає його структуру (числа розрядів вказані на малюнку в дужках поряд з назвами блоків).

Шина даних МП працює в режимі двонаправленої передачі, тобто по ній можна передавати слова в обох напрямках, але не одночасно. У цьому випадку необхідне застосування спеціальних буферних схем і мультиплексного режиму обміну даних між МП і зовнішньою пам'яттю. Мультиплексний режим (від англійського слова multiple - багаторазовий, множинний), іноді званий багатоточковим, - режим одночасного використання каналу передачі великим числом абонентів з поділом у часі коштів управління обміном.

Мультиплексор - пристрій, який вибирає дані від одного, двох (або більше) вхідних інформаційних каналів і подає ці дані на свій вихід. Схема мультиплексора складається з двухвходових логічних елементів І - АБО, керованих розподільником імпульсів. Промисловістю випускаються мультиплексори, які можуть входити до складу, а також у вигляді окремих ВІС (наприклад, восьмівходовий однорозрядних; двовходовий чотирирозрядний; трехвходовий чотирирозрядний та ін.)

Демультиплексор - пристрій, що виконує протилежну мультиплексору функцію, - подає дані, підводиться до його входу, на один (або більше) вихідний інформаційний канал.

Мультиплексори і демультіплексори дозволяють компонувати з мікропроцесорних елементів мікроЕОМ для будь-якої довжини машинного слова. Припустимо, що завдання обробки даних полягає в складанні двох операндів, кожен з яких представляє собою восьмирозрядному двійкове число - байт.

Восьмирозрядному арифметично - логічний пристрій виконує всі арифметичні і логічні операції. На перший вхід АЛП надходить байт з восьмирозрядного акумулятора, а на другий вхід - з восьмирозрядного проміжного регістру. Результат складання зазначених двох байтів передається з виходу АЛП через внутрішню шину даних в акумулятор. Така організація задовольняє одноадресної організації мікропроцесора. Для неї характерно те, що один з операндів, що беруть участь в обробці, завжди знаходиться в акумуляторі, адреса якого заданий неявно. Тому при виконанні операції додавання двох операндів потрібно вказувати тільки одну адресу - другого операнда, що міститься, наприклад в одному з восьми регістрів загального призначення (РОН). До АЛУ підключені регістр ознак, призначений для зберігання та аналізу ознак результату операції, і схема десяткової корекції (на рис. 2 не показано), що дозволяє проводити обробку даних в двійково-десятковому коді.

До складу мікропроцесора входять також покажчик стек, лічильник команд, буферний регістр адреси, ОЗУ. Перші два РОН - регістри W і Z - призначені для короткочасного зберігання даних під час виконання команди (ці регістри недоступні програмісту), інші шість РОН - регістри B, C, D, E, H і L - cлужат осередками внутрішньої пам'яті, званої сверхоперативной запам'ятовуючим пристроєм (СОЗУ). У них зберігаються операнди, що підлягають обробки в АЛП, результати обробки даних, виконаних в АЛП, і керуючі слова. У кожному регістрі поміщається один байт. Звернення до РОН - адресне. Попарне розташування регістрів B і C, D і E, H і L дає можливість проводити обробку багатобайтових слів, звану обробкою "подвоєною точності". Обмін даними з РОН (зчитування та запис інформації) здійснюється через мультиплексор, причому потрібний регістр вибирається за допомогою селектора регістрів за сигналом УУ.

У лівій частині рис. 2 розташовані регістр команд, дешифратор кода операції та УО (хоча дешифратор відноситься до УУ, він намальований окремо для більшої наочності). Стековий регістр адреси на малюнку відсутня, так як стік представляє собою певну зону ОЗУ.

Обмін інформацією між регістрами та іншими блоками мікропроцесора проводиться через внутрішню шину даних, причому передачі команд і даних розділені в часі. Зв'язок із зовнішнім шиною даних здійснюється через буферний регістр даних.

Мікропроцесор - це програмно-керований пристрій. Процедура виконуваної ним обробки даних визначається програмою, тобто сукупністю команд. Команда ділиться на дві частини: код операції та адресу. У коді операції полягає інформація про те, яка операція повинна бути виконана над даними, що підлягають обробці. Адреса вказує місце, де розташовані ці дані (в регістрах загального призначення мікропроцесора, тобто у внутрішній або зовнішній пам'яті). Слово даних, подвергаемое обробці, представляє один байт. Команда може складатися з одного, двох чи трьох байтів, послідовно розташованих в пам'яті.

Перший байт команди містить код операції. Лічені на початку інтервалу виконання команди, званого циклом команди, її перший байт надходить по внутрішній шині даних в регістр команд, де зберігається протягом усього циклу. Дешифратор кода операції дешифрує вміст регістра команд - визначає характер операції і адреси операндів. Ця інформація подається в УУ, яке виробляє керуючі сигнали, що направляються в блоки мікропроцесора, які беруть участь у виконанні даної команди.

У тому випадку, коли код операції безпосередньо вказує адресу даних - об'єкта обробки, операція починається відразу після зчитування першого байта команди. Якщо ж у команді міститься більше ніж один байт, то інші байти, що несуть інформацію про адресу комірки пам'яті, де зберігаються дані, передаються або в буферний регістр адреси, або в один із РОН тільки після завершення всієї процедури зчитування команди або, інакше кажучи, після отримання повної інформації про місцезнаходження операндів і про те, яка операція повинна виконуватися, починається операція.

Розглянемо приклад виконання операції додавання двох операндів. Перший операнд зберігається в акумуляторі, другий в одному з РОН (його адреса вказана в команді), звідки він передається в проміжний регістр. Відповідно до коду операції АЛУ підсумовує надходять на його вхід байти і видає результат, який фіксується в акумуляторі. Цей результат можна використовувати при подальших етапах обробки.

Поряд з многокристального і однокристальними МП використовуються секціонованими або розрядно-модульні МП. Основною їхньою відмінною рисою є те, що кожен модуль призначений для обробки декількох розрядів машинного слова, а слово загалом обробляється групою модулів або секцій, з'єднаних між собою.

Основні мікропроцесорні комплекти та їх функціональний склад.

Найбільшого поширення набули мікропроцесори, керовані за програмами або мікропрограми. Такі МП будуються на базі ЕСЛ, ТТЛШ, КМОП, И2Л та інших поширених елементів. Сучасні мікропроцесори є набір БІС, з'єднаних між собою певним чином, які складають так звані мікропроцесорні комплекти (МПК).

Мікропроцесорні комплекти виготовляють у вигляді секційних БІС з можливістю нарощування. Виняток становить БІС КР580ИК80 - восьмирозрядний МП, в якому можна збільшити розрядність оброблюваних даних шляхом подвійного перерахунку. До складу секційних МПК входять як правило, п-розрядна МП секція, призначена для обробки інформації та тимчасового зберігання результатів, схема мікропрограмного УУ, а також БІС, що виконують функції з обробки переривань програми, синхронізації і зв'язку з периферійними пристроями.

Можливість нарощування розрядності оброблюваної інформації і застосування мікропрограм забезпечують гнучкість і широку сферу застосування секційних МПК, так як розробник апаратури сам може визначати набір команд.

У структурі МПК можна виділити операційну і керуючу частини. Операційна частина поводить логічну обробку інформації, керуюча частина декодує команди та формує сигнали, необхідні для виконання тієї чи іншої операції. Кожна команда представляє собою невелику програму, що складається з елементарних операцій. Послідовність таких команд називається мікропрограмою. Черговість команд, відповідно до якої працює керуюча частина МП, називається програмою.

Перші МП будувалися на р-канальних МОП-транзисторах, тому мали невисоку швидкодію. Надалі з'явилися МП, в яких використовувалися п-канальні МОП-транзистори і біполярні інтегральні структури (И2Л, ТТЛШ і ЕСЛ), що призвело до значного збільшення швидкодії.

Кількість різних операцій, виконуваних деякими МП, доходить до 100, причому в них передбачаються операції з подвійною довжиною слова і побайтовой обробкою інформації. У процесі розвитку поруч з МП, що мають фіксований список команд, з'явилися МП з мікропрограмного управлінням, яке дозволяє змінювати список команд та алгоритми управління. Це збільшує гнучкість процесора і спрощує реалізацію послідовності щодо складних мікрокоманд.

Найважливіший параметр МП - швидкодія. В даний час діапазон швидкодії МП - від десятків тисяч до 1 - 3 млн. коротких операцій.

Вітчизняна промисловість випускає секціонованими мікропроцесорні комплекти серій К-589, КР-1802, КР-1804, К18-00 та ін

Секціонування мікропрцессорний комплект БІС серії К589.

Мікропроцессрний комплект БІС серії до 589 складається з восьми мікросхем, виконаних за ТТЛШ-технології, блоків мікропрограмного управління (БМУ) До 589ІК01; центрального процесорного елемента (ЦПЕ) К589ІК02; схем прискореного перенесення (СУП) К89ІК03 і мног режімног буферного регістра (МБР) К589ІР12 ; блоку пріоритетних переривань (БПП) К589ІК14; шинних формувачів без інверсій (ШФ) К589АП16 і з інверсією (ШФІ) К589АП16; схеми синхронізації і управління (МСУ) К589ХЛ4.

Комплект забезпечує побудова автонмних мікро-і міні-ЕОМ, контролерів, пристроїв автоматики з різною архітектурою завдяки модульності структури, можливості паралельного нарощування мікропрограмнго управління, сумісності з ТТЛ-транзисторами серії К155 і ін

Мікросхеми герметезіровани в пластмасових корпусах з вертикальним розташуванням виводів.

Поєднуючи паралельно кілька МП, можна отримати процесор з необхідною довжиною слова. Для реалізації 16-розрядного процесора, що містить УУ, шини і мікропрограмне ЗУ, потрібно приблизно 20 БІС і 10 ІВ. Такий процесор замінює еквівалентну систему на ТТЛ ІС середнього рівня інтеграції, що має більше 200 корпусів. Центральний мікропроцесор (ЦП) у ньому складається з восьми мікросхем ЦПЕ, Оногі БМУ, ЗУМК.

На рис 3 показана структурна схема такого процесора. Мікропрограма, що знаходиться в керуючій пам'яті, після виключення живлення встановлює ЦП у вихідний стан і здійснює вибірку і виконання команд. Розрядність слова мікропрограмного пам'яті визначається кількістю і розрядністю мікроінструкцій.

Центральний процесорний елемент має шість груп входів і виходів, за якими відбувається зв'язок з іншими схемами. Чотири з них (В, М, А, D) використовуються переважно для зв'язку з зовнішньою пам'яттю і пристроями введення - виведення. Група висновків F0 - F6 використовується для управління роботою ЦПЕ, а входи К - для маскування інформації для занесення константи.

Блок мікропрограмного управління. Він має вісім входів команди К (дії). Таким чином, інформація про код операції визначається вісьмома розрядами, тобто максимальне число макрокоманд 256. Число розрядів мікрокоманди, потрібний для управління БМУ, так само: сім розрядів УАО - УА6 - для управління виробленням переходу до наступного адресою мікрокоманд і чотири УФ0 - УФ3 - для управління схемою вироблення ознак умовних переходів. Таким чином, для управління ЦПЕ та БМУ необхідно 19 розрядів. Крім цих мікроінструкцій необхідні додаткові микроинструкции для управління пам'яттю, введенням - висновком і т. д.

Дані в АЛП надходять з пам'яті з пристрою введення інформації та одаются в регістр-акумулятор. У нього надходять також результати операцій, які виконуються в АЛП. Після завершення операцій дані посилаються на згадку або в пристрої виведення інформації.

Пристрій управління керує операціями у відповідності до змісту команд, які зчитуються із зовнішнього ЗУ, і поміщаються в регістр команд. Адреса черговий команди зазвичай визначається лічильником команд. Як регістра і лічильника команд використовуються внутрішні регістри ЦПЕ.

Зв'язок з ЗУ здійснюється через регістр адреси пам'яті і регістр даних пам'яті, виходи яких з'єднані з відповідними адресними і інформаційними сигналами. Розрядність адреси пам'яті визначає адресується поле пам'яті. Частина регістрів МП використовується в якості сверхоперативной пам'яті, в якій зберігаються проміжні результати обчислень. Це дозволяє підвищити швидкодію процесора.

Для забезпечення контролю за станом регістрів при виконанні операцій використовуються регістри станів блоку мікропрограмного управління (БМУ). Тригери цих регістрів (прапорці) индицируют переповнення регістрів ЦПЕ, нульове зміст акумуляторів, знак його вмісту та інші стани. Ця інформація використовується для організації умовних переходів в мікропрограми.

Синхронізація роботи окремих вузлів процесора здійснюється однією або кількома серіями тактових імпульсів. Для реалізації однієї команди необхідно кілька періодів тактових імпульсів. Командний цикл складається з циклу вибірки, під час якого виробляється адресу команди і по ньому виробляється команда і зчитуються в регістр дані з пам'яті, і циклу, виконавчого, під час якого у пристрої управління команда дешифрується і процесор виконує її.

Розглянемо докладно структуру та основні характеристики окремих БІС комплекту серії К589.

Центральний процесорний елемент призначений для логічної і арифметичної обробки інформації, прийому, зберігання та видачі оперативної інформації, а також для формування адрес пам'яті. Він являє собою двухразрядний мікропроцесорну секцію зі структурою, що забезпечує практично необмежені можливості об'єднання кристалів ЦПЕ по горизонталі з метою збільшення розрядності процесора.

Основна особливість ЦПЕ - велика кількість шин: три вхідні і дві вихідні з адресним регістром даних це забезпечує можливість видачі даних і адрес в пам'ять одночасно. Призначення шин ЦПЕ - пересилання байтів, тестування бітів, введення - виведення інформації у внутрішні регістри.

Формувачі вихідних шин виконані на елементах з трьома станами, що істотно спрощує підключення УПЕ до магістралі. Шина мікрофункцій управляє роботою секцій, обираючи операнди і операції, які повинні виконуватися в АЛП. ЦПЕ виконує понад 40 логічних та арифметичних операцій. Секція видає сигнали прискореного перенесення. Крім того, вона забезпечена незалежними лініями входу і виходу переносу, входу і виходу зрушуваної коду.

До складу ЦПЕ входять АЛУ, 11 сверхоперативной регістрів, два мультиплексора (А і В), акумулятор, регістр адреси пам'яті, дешифратор мікрофункцій.

Інформація на ЦПЕ надходить за трьома групами незалежних входів М, В і К з основної пам'яті, пристроїв введення - виведення, пам'яті мікропрограм. Інформація, що надходить на ЦПЕ, зберігається в 11 регістрах R0 - R9, T, а також у накопичує регістрі АС або в регістрі адреси пам'яті. Через мультиплексори А і В інформація передається в АЛП. Регістри R0 - R9 і Т виконують функції сверхоперативной запам'ятовуючого пристрою і можуть бути використані як лічильники. Інформація з регістрів через мультиплексор А надходить в АЛП, а з виходу АЛП - знову на регістри. Акумулятор служить для зберігання результату операцій АЛП. Інформація з виходу акумулятора надходить на вхід АЛП або через вихідний підсилювач - буфер - може видаватися на вихідну магістраль для передачі в основну пам'ять або на пристрій введення - виведення. Через мультиплексори А і В вона може подаватися на один з двох входів АЛП. На входи мультиплексора А надходять дані зі входів М, регістрів R0 - R9, Т і акумулятора, а на входи мультиплексора В - інформація з входів В, К і акумулятора. При цьому проводиться маскування інформації входів В і АС даними на входах К. результат операцій, які виконуються в АЛП, може зберігається в R0 - R9 і акумуляторі.

При операції зсуву в право використовують вхід СП1 і вихід СП0, для організації послідовного перенесення - вхід С1 і вихід С0. Наявність виходів Х і У забезпечує організацію прискореного (наскрізного) переносу між мікросхемами ЦПЕ. При ньоарифметичне операціях схеми перенесення використовують для виконання логічного АБО всіх розрядів слова з урахуванням маскування по входах К. Входом До користуються при арифметичних операціях для маскування полів та окремих розрядів оброблюваних слів. Через входи К в ЦПЕ можу подаватися константи з пам'яті мікропрограм. Зазвичай регістр адреси використовується для зберігання і пересилки адреси команд в основну пам'ять. У цьому випадку інформація з АЛП через окремий вихід надходить на регістр пам'яті. У кожному мікрокомандном циклі на входи F надходить мікроінструкцій (частина поля мікрокоманди,), яка дешифрується і визначає виконання необхідні операцій ЦПЕ. Мікроінструкцій F0-F6 розбита на два поля F і R-групи. F-групи (F4-F0) визначає код операції, реєстрова R-група (F0-F3) - адреса регістрів.

На рис. 4 показаний варіант з'єднання БІС ЦПЕ з послідовним переносом, здійснюваним за допомогою БІС прискореного перенесення. Цикл обробки ЦПЕ становить 100 нс.

Блок мікропрограмного управління призначений для управління послідовністю мікрокоманд вибірки з керуючої пам'яті (ЗУМК) і виконує наступні функції: управління регістром адреси мікрокоманд; вибірку черговий мікрокоманд з урахуванням вмісту рамки; зберігання і видачу ознак; управління мікропрограмним перериваннями. До складу БМУ (рис. 5) входять: девятіразрядний регістр адреси мікрокоманд і відповідна магістраль; схема формування чергового адреси; вихідні буфери адреси мікрокоманд на елементах з трьома станами; тригери ознак (C, Z, Ф); регістр команди, вихідний буфер прапорців.

Формування адреси черговий мікрокоманд виконується за допомогою умовних і безумовних переходів. У кожній поточної мікрокоманд міститься поле микроинструкции БМУ, призначеної для формування адреси наступної мікрокоманди. Адреси мікрокоманд (всього 512) утворюють матрицю (сторінку), що складається з 32 рядків і 16 стовпців. Кожен адреса визначається номером тієї рядки і того стовпця, на перетині яких він знаходиться. Під адресу рядка відводиться п'ять розрядів (МА8 - Ма4), а під адресу стовпця чотири розряду (МА3 - МА0). Девятіразрядний адресу мікрокоманди, вироблений логікою наступного адреси, завантажується в регістр адреси мікрокоманд, а з нього видається в пам'ять мікрокоманд по десяти вихідним шинам.

Блок мікропрограмного управління забезпечує зберігання поточного значення на виході перенесення ЦПЕ (С0, СП0) і управляє інформацією на вході перенесення (С1, СП1). За допомогою двох груп мікроінструкцій здійснюється управління ознаками - установка і їх видача. Схема обробки ознак містить три тригера: С і Z і тригер - засувку Ф, в якій запам'ятовується поточний стан виходу перенесення ЦПЕ. Логічна схема ознак спільно зі схемою перенесення ЦПЕ використовується для виконання арифметичних і зсувних операцій.

Сигнал у двійковому коді на входах УА використовується для формування адрес рядка та стовпця і виду мікрооперацій, виконуваної БМУ. По чотирьох мікроінструкцій виробляються безумовні переходи, за іншим - умовні. Для формування адреси наступної мікрокоманди при безумовних переходах використовується адреса поточної мікрокоманди, який зберігається в регістрі адреси і ряд бітів микроинструкции УА0-УА6: при умовних переходах - адреса поточної (попередньої) мікрокоманд і вміст регістрів С, Z або Ф або код старших розрядів К4- К7. Для вироблення наступного адреси мікрокоманди за вмістом даних на шинах К4-К7 використовується частина адреси поточної мікрокоманди і кілька розрядів коду на шинах УА.

Управління схемою обробки ознак (C, Z і Ф) здійснюється за допомогою микроинструкции на входах УФ0 - УФ3. Інформація на вході Ф записується в тригер Ф і потім в тригер С або Z. По входу ЗМ дається дозвіл на запис інформації із входів К в регістр адреси мікрокоманд. Дозвіл на переривання видається з вихідною шини УРП при микроинструкции ПЕРЕХІД У НУЛЬОВУ РЯДОК, що означає кінець виконання мікропрограми (команди). Зазвичай сигнал з шини УРП подається на вхідну шину УРП блоку пріоритетного переривання. Цей блок може відповісти на переривання видачею сигналу підтвердження переривання, що блокує видачу наступного обраного адреси рядки з БМУ. Тоді при видачі нового адреси мікрокоманд на лінію адреси рядки можна подавати адресу ззовні минаючи БМУ, що дозволяє перевести мікропрограму на програму обробки переривання. Змінений адреса рядка, переданий на адресні лінії мікрокоманд, не змінює вмісту регістра адреси мікрокоманд. Таким чином, подальша функція переходу буде використати адресу рядка в регістрі адреси мікрокоманд, а не змінений адреса рядка.

Цикл БМУ становить 85 нс. Є можливість адресації 512 мікрокоманд (передбачена можливість нарощування числа адресованих мікрокоманд). Корпус мікросхеми типу ДІП з 40 висновками.

Схема прискореного перенесення (СУП) призначена для формування групових переносів при спільному використанні з ЦПЕ в багаторозрядних суматора. Мікросхема дозволяє об'єднати до восьми ЦПЕ, тобто утворити 16-розрядний суматор.

Схема має 17 інформаційних входів, 8 інформаційних виходів і один керуючий вхід, що дозволяє управляти виходом самого старшого переносу.

У кожному ЦПЕ формуються сигнали підготовки наскрізного перенесення, які подаються в схему прискореного перенесення, а вона в свою чергу виробляє сигнали переносів, що надходять в ЦПЕ. Якщо в кожному розряді 1, то сигнал підготовки також 1 і через цю секцію відбувається перенесення від молодшої до старшої. Оскільки схема прискореного перенесення генерує сигнали переносів у всі ЦПЕ одночасно незалежно від розрядності, то час підсумовування багаторозрядних слів істотно скорочується порівняно з послідовним міжсекційних перенесенням

Багаторежимний буферний регістр (МБР) містить вісім D - тригерів-засувок, що мають вихідні буфери на елементах з трьома станами, схему управління записом і зчитуванням інформації та схему формування запиту переривання.

Розглянутий регістр має універсальні можливості: він може використовуватися в якості буферного регістра для виходу на магістраль, формування двонаправлених магістралей, побудови адаптерів паралельного інтерфейсу.

Залежно від рівнів керуючих сигналів МБР може працювати в двох режимах: вхідному і вихідному. Це дозволяє створювати за допомогою МБР двонаправлені магістралі, Якщо на вході ВР одиниця, то МБР працює у вихідному режимі і вихідні буфери відкриті, тобто МБР видає інформацію у вихідні шини. Якщо на вході С - одиниця, на виході ВР - нуль і обраний даний МБР, тобто на вході ВК1 - нуль, а на вході ВК2 - одиниця, то МБР працює у вхідному режимі, тобто виконується запис у МБР з вхідних шин D, вихідні буфери закриті і на вихід інформація не видається.

Коли МБР знаходиться у вхідному режимі (сигнал ВР - нуль), сигнал С може використовуватися для синхронного запису даних в інформаційні тригери і установки тригера в перериває стан. Час циклу МБР складає 50 нс.

Блок пріоритетних переривань. БПП служить для вироблення сигналу запиту на переривання в процесорної системі. При установки системи в початковий стан низьким рівнем сигналу ("Вст. 0") тригер запиту на переривання виробляє сигнал переривання ЗП. Для організації системного скидання цей тригер встановлюється в неперервні стан подачі сигналу R, при цьому одночасно скидаються інформаційні тригери. Сигнал ЗП дозволяє подавати сигнал R безпосередньо на входи R0 - R7 мікросхеми БПП.

Шинні формувачі. Блоки шинних формувачів призначені для підключення модулів до магістралі. Типова затримка на ШФ і ШФІ - 20нс, корпус схеми типу ДІП з 16 висновками.

Опис структурної схеми мікропроцесора.

До складу МП (рис. 1) входять арифметичне-логічний пристрій, пристрій управління і блок внутрішніх регістрів.

Арифметичне-логічний пристрій складається з двійкового суматора зі схемами прискореного перенесення, зрушується регістри і регістрів для тимчасового зберігання операндів. Зазвичай цей пристрій виконує по командах кілька простих операцій: додавання, віднімання, зсув, пересилання, логічне додавання (АБО), логічне множення (І), додавання за модулем 2.

Пристрій управління керує роботою АЛУ і внутрішніх регістрів в процесі виконання команди. Відповідно до коду операцій, що міститься в команді, воно формує внутрішні сигнали управління блоками МП. Адресна частина команди спільно з сигналами управління використовується для зчитування даних з певної комірки пам'яті або для запису даних у клітинку. За сигналами УУ здійснюється вибірка кожної нової, чергової команди.

Блок внутрішніх регістрів БПР, що розширює можливості АЛП, служить внутрішньою пам'яттю МП і використовується для тимчасового зберігання даних і команд. Він також виконує деякі процедури обробки інформації.

На малюнку (2) наведена більш докладна структурна схема однокристального МП. Тут блок внутрішніх регістрів містить регістри загального призначення і спеціальні регістри: регістр-акумулятор, буферний регістр адреси, буферний регістр даних, лічильник команд, стека, ознак.

Регістри загального призначення (РОН), число яких може змінюватися від 4 до 64, визначають обчислювальні можливості МП. Їх функція - зберігання операндів. Але можуть виконувати також і роль регістрів. Всі РОН доступні програмісту, який розглядає їх як сверхоператівное запам'ятовуючий пристрій.

Регістр - акумулятор ("накопичувач"), призначений для тимчасового зберігання операнда або проміжного результату дій виробленої в АЛП. Розрядність регістра дорівнює розрядності інформаційного слова.

Буферний регістр адреси служить для приймання і зберігання адресної частини виконуваної команди. Можлива кількість адрес, визначається розрядністю регістру.

Буферний регістр даних використовується для тимчасового зберігання вибраного з пам'яті слова перед передачею його у зовнішнє шину даних. Його розрядність визначається кількістю байт інформаційного слова.

Лічильник команд містить адресу комірки пам'яті, у якій можна побачити байти виконуваної команди.

Регістр команд приймає і зберігає код чергової команди, адреса якої знаходиться в лічильнику команд. За сигналом УУ в нього передається з регістра зберігається там інформація.

Регістри стека діляться на стек і покажчик стека. У МП стек - набір регістрів, що зберігають адреси команд повернення при зверненні до підпрограм або стан внутрішніх регістрів при обробці переривань. Стек може бути виконаний не тільки на внутрішніх регістрах МП, складаючи його частину, а й перебувати в ОЗУ, займаючи там відведену для нього зону. В останньому випадку для звернення до нього необхідний спеціальний регістр - покажчик стека.

Покажчик стека зберігає адреси останньої зайнятої комірки стека, яку називають вершиною. Містить в покажчику число вказує, де знаходиться вершина стека. Коли в стек записується чергове слово, то число в покажчику стека відповідно збільшується. Витяг слова з стека супроводжується, навпаки, зменшенням числа, заповнює покажчик стека. Крім такої процедури передбачається можливість зчитування без руйнувань вмісту будь-якої комірки стека при незмінному числі, доглянутому в покажчику стека.

Регістр ознак являє собою набір тригерів - прапорців. У залежності від результатів операцій, виконуваних АЛУ, кожен тригер встановлюється в стан 0 або 1. Прапорцевим біти, що визначають вміст регістра, индицируют умовні ознаки: нульового результату, знака результату, перевиконання і т. п. Ця інформація, що характеризує стан процесора, важлива для вибору подальшого шляху обчислень.

Розглянемо більш детально основні частини мікропроцесора (рис. 2).

Внутрішня шина даних з'єднує собою основні частини МП.

Шиною називають групу ліній передачі інформації, об'єднаних спільним функціональним ознакою. У мікропроцесорної схемі використовується три види шин: даних, адрес і управління.

Розрядність внутрішньої шини даних тобто кількість переданих по ній одночасно (паралельно) бітів числа відповідає розрядності слів, якими оперує МП. Очевидно, що розрядність внутрішньої і зовнішньої шин даних повинна бути однією і тією ж. У восьмирозрядного МП внутрішня шина даних складається з восьми ліній, по яких можна передавати послідовно восьмирозрядних слова - байти. Слід мати на увазі, що по шині даних передаються на тільки у процесі АЛУ слова, але і командна інформація. Отже, недостатньо висока розрядність шини даних може обмежити склад (складність) команд і їх число. Тому розрядність шини даних відносять до важливих характеристик мікропроцесора - вона в більшій мірі визначає його структуру (числа розрядів вказані на малюнку в дужках поряд з назвами блоків).

Шина даних МП працює в режимі двонаправленої передачі, тобто по ній можна передавати слова в обох напрямках, але не одночасно. У цьому випадку необхідне застосування спеціальних буферних схем і мультиплексного режиму обміну даних між МП і зовнішньою пам'яттю. Мультиплексний режим (від англійського слова multiple - багаторазовий, множинний), іноді званий багатоточковим, - режим одночасного використання каналу передачі великим числом абонентів з поділом у часі коштів управління обміном.

Мультиплексор - пристрій, який вибирає дані від одного, двох (або більше) вхідних інформаційних каналів і подає ці дані на свій вихід. Схема мультиплексора складається з двухвходових логічних елементів І - АБО, керованих розподільником імпульсів. Промисловістю випускаються мультиплексори, які можуть входити до складу, а також у вигляді окремих ВІС (наприклад, восьмівходовий однорозрядних; двовходовий чотирирозрядний; трехвходовий чотирирозрядний та ін.)

Демультиплексор - пристрій, що виконує протилежну мультиплексору функцію, - подає дані, підводиться до його входу, на один (або більше) вихідний інформаційний канал.

Мультиплексори і демультіплексори дозволяють компонувати з мікропроцесорних елементів мікроЕОМ для будь-якої довжини машинного слова. Припустимо, що завдання обробки даних полягає в складанні двох операндів, кожен з яких представляє собою восьмирозрядному двійкове число - байт.

Восьмирозрядному арифметично - логічний пристрій виконує всі арифметичні і логічні операції. На перший вхід АЛП надходить байт з восьмирозрядного акумулятора, а на другий вхід - з восьмирозрядного проміжного регістру. Результат складання зазначених двох байтів передається з виходу АЛП через внутрішню шину даних в акумулятор. Така організація задовольняє одноадресної організації мікропроцесора. Для неї характерно те, що один з операндів, що беруть участь в обробці, завжди знаходиться в акумуляторі, адреса якого заданий неявно. Тому при виконанні операції додавання двох операндів потрібно вказувати тільки одну адресу - другого операнда, що міститься, наприклад в одному з восьми регістрів загального призначення (РОН). До АЛУ підключені регістр ознак, призначений для зберігання та аналізу ознак результату операції, і схема десяткової корекції (на рис. 2 не показано), що дозволяє проводити обробку даних в двійково-десятковому коді.

До складу мікропроцесора входять також покажчик стек, лічильник команд, буферний регістр адреси, ОЗУ. Перші два РОН - регістри W і Z - призначені для короткочасного зберігання даних під час виконання команди (ці регістри недоступні програмісту), інші шість РОН - регістри B, C, D, E, H і L - служать осередками внутрішньої пам'яті, званої сверхоперативной запам'ятовуючим пристроєм (СОЗУ). У них зберігаються операнди, що підлягають обробки в АЛП, результати обробки даних, виконаних в АЛП, і керуючі слова. У кожному регістрі поміщається один байт. Звернення до РОН - адресне. Попарне розташування регістрів B і C, D і E, H і L дає можливість проводити обробку багатобайтових слів, звану обробкою "подвоєною точності". Обмін даними з РОН (зчитування та запис інформації) здійснюється через мультиплексор, причому потрібний регістр вибирається за допомогою селектора регістрів за сигналом УУ.

У лівій частині рис. 2 розташовані регістр команд, дешифратор кода операції та УО (хоча дешифратор відноситься до УУ, він намальований окремо для більшої наочності). Стековий регістр адреси на малюнку відсутня, так як стік представляє собою певну зону ОЗУ.

Обмін інформацією між регістрами та іншими блоками мікропроцесора проводиться через внутрішню шину даних, причому передачі команд і даних розділені в часі. Зв'язок із зовнішнім шиною даних здійснюється через буферний регістр даних.

Мікропроцесор - це програмно-керований пристрій. Процедура виконуваної ним обробки даних визначається програмою, тобто сукупністю команд. Команда ділиться на дві частини: код операції та адресу. У коді операції полягає інформація про те, яка операція повинна бути виконана над даними, що підлягають обробці. Адреса вказує місце, де розташовані ці дані (в регістрах загального призначення мікропроцесора, тобто у внутрішній або зовнішній пам'яті). Слово даних, подвергаемое обробці, представляє один байт. Команда може складатися з одного, двох чи трьох байтів, послідовно розташованих в пам'яті.

Перший байт команди містить код операції. Лічені на початку інтервалу виконання команди, званого циклом команди, її перший байт надходить по внутрішній шині даних в регістр команд, де зберігається протягом усього циклу. Дешифратор кода операції дешифрує вміст регістра команд - визначає характер операції і адреси операндів. Ця інформація подається в УУ, яке виробляє керуючі сигнали, що направляються в блоки мікропроцесора, які беруть участь у виконанні даної команди.

У тому випадку, коли код операції безпосередньо вказує адресу даних - об'єкта обробки, операція починається відразу після зчитування першого байта команди. Якщо ж у команді міститься більше ніж один байт, то інші байти, що несуть інформацію про адресу комірки пам'яті, де зберігаються дані, передаються або в буферний регістр адреси, або в один із РОН тільки після завершення всієї процедури зчитування команди або, інакше кажучи, після отримання повної інформації про місцезнаходження операндів і про те, яка операція повинна виконуватися, починається операція.

Розглянемо приклад виконання операції додавання двох операндів. Перший операнд зберігається в акумуляторі, другий в одному з РОН (його адреса вказана в команді), звідки він передається в проміжний регістр. Відповідно до коду операції АЛУ підсумовує надходять на його вхід байти і видає результат, який фіксується в акумуляторі. Цей результат можна використовувати при подальших етапах обробки.

Поряд з многокристального і однокристальними МП використовуються секціонованими або розрядно-модульні МП. Основною їхньою відмінною рисою є те, що кожен модуль призначений для обробки декількох розрядів машинного слова, а слово загалом обробляється групою модулів або секцій, з'єднаних між собою.

Основні мікропроцесорні комплекти та їх функціональний склад.

Найбільшого поширення набули мікропроцесори, керовані за програмами або мікропрограми. Такі МП будуються на базі ЕСЛ, ТТЛШ, КМОП, И2Л та інших поширених елементів. Сучасні мікропроцесори є набір БІС, з'єднаних між собою певним чином, які складають так звані мікропроцесорні комплекти (МПК).

За останні роки розроблено значну кількість різних МПК. Порівняльні узагальнені характеристики деяких з них наведено в табл. 1.

Таблиця 1.

Мікропроцесорні комплекти виготовляють у вигляді секційних БІС з можливістю нарощування. Виняток становить БІС КР580ИК80 - восьмирозрядний МП, в якому можна збільшити розрядність оброблюваних даних шляхом подвійного перерахунку. До складу секційних МПК входять як правило, п-розрядна МП секція, призначена для обробки інформації та тимчасового зберігання результатів, схема мікропрограмного УУ, а також БІС, що виконують функції з обробки переривань програми, синхронізації і зв'язку з периферійними пристроями.

Можливість нарощування розрядності оброблюваної інформації і застосування мікропрограм забезпечують гнучкість і широку сферу застосування секційних МПК, так як розробник апаратури сам може визначати набір команд.

У структурі МПК можна виділити операційну і керуючу частини. Операційна частина поводить логічну обробку інформації, керуюча частина декодує команди та формує сигнали, необхідні для виконання тієї чи іншої операції. Кожна команда представляє собою невелику програму, що складається з елементарних операцій. Послідовність таких команд називається мікропрограмою. Черговість команд, відповідно до якої працює керуюча частина МП, називається програмою.

Перші МП будувалися на р-канальних МОП-транзисторах, тому мали невисоку швидкодію. Надалі з'явилися МП, в яких використовувалися п-канальні МОП-транзистори і біполярні інтегральні структури (И2Л, ТТЛШ і ЕСЛ), що призвело до значного збільшення швидкодії.

Кількість різних операцій, виконуваних деякими МП, доходить до 100, причому в них передбачаються операції з подвійною довжиною слова і побайтовой обробкою інформації. У процесі розвитку поруч з МП, що мають фіксований список команд, з'явилися МП з мікропрограмного управлінням, яке дозволяє змінювати список команд та алгоритми управління. Це збільшує гнучкість процесора і спрощує реалізацію послідовності щодо складних мікрокоманд.

Найважливіший параметр МП - швидкодія. В даний час діапазон швидкодії МП - від десятків тисяч до 1 - 3 млн. коротких операцій.

вітчизняна промисловість випускає секціонованими мікропроцесорні комплекти серій К-589, КР-1802, КР-1804, К18-00 та ін

Секціонованими мікропроцесорний комплект БІС серії К589.

Мікропроцесорний комплект БІС серії до 589 складається з восьми мікросхем, виконаних за ТТЛШ-технології, блоків мікропрограмного управління (БМУ) До 589ІК01; центрального процесорного елемента (ЦПЕ) К589ІК02; схем прискореного перенесення (СУП) К89ІК03 і багаторежимних буферного регістра (МБР) К589ІР12; блоку пріоритетних переривань (БПП) К589ІК14; шинних формувачів без інверсій (ШФ) К589АП16 і з інверсією (ШФІ) К589АП16; схеми синхронізації і управління (МСУ) К589ХЛ4.

Комплект забезпечує побудова автономних мікро-і міні-ЕОМ, контролерів, пристроїв автоматики з різною архітектурою завдяки модульності структури, можливості паралельного нарощування мікропрограмного управління, сумісності з ТТЛ-транзисторами серії К155 і ін

Мікросхеми герметизовані в пластмасових корпусах з вертикальним розташуванням виводів.

Поєднуючи паралельно кілька МП, можна отримати процесор з необхідною довжиною слова. Для реалізації 16-розрядного процесора, що містить УУ, шини і мікропрограмне ЗУ, потрібно приблизно 20 БІС і 10 ІВ. Такий процесор замінює еквівалентну систему на ТТЛ ІС середнього рівня інтеграції, що має більше 200 корпусів. Центральний мікропроцесор (ЦП) у ньому складається з восьми мікросхем ЦПЕ, одного БМУ, ЗУМК. На рис 3 показана структурна схема такого процесора. Мікропрограма, що знаходиться в керуючій пам'яті, після виключення живлення встановлює ЦП у вихідний стан і здійснює вибірку і виконання команд. Розрядність слова мікропрограмного пам'яті визначається кількістю і розрядністю мікроінструкцій.

Центральний процесорний елемент має шість груп входів і виходів, за якими відбувається зв'язок з іншими схемами. Чотири з них (В, М, А, D) використовуються переважно для зв'язку з зовнішньою пам'яттю і пристроями введення - виведення. Група висновків F0 - F6 використовується для управління роботою ЦПЕ, а входи К - для маскування інформації для занесення константи.

Блок мікропрограмного управління. Він має вісім входів команди К (дії). Таким чином, інформація про код операції визначається вісьмома розрядами, тобто максимальне число макрокоманд 256. Число розрядів мікрокоманди, потрібний для управління БМУ, так само: сім розрядів УАО - УА6 - для управління виробленням переходу до наступного адресою мікрокоманд і чотири УФ0 - УФ3 - для управління схемою вироблення ознак умовних переходів. Таким чином, для управління ЦПЕ та БМУ необхідно 19 розрядів. Крім цих мікроінструкцій необхідні додаткові микроинструкции для управління пам'яттю, введенням - висновком і т. д.

Дані в АЛП надходять з пам'яті з пристрою введення інформації та одаются в регістр-акумулятор. У нього надходять також результати операцій, які виконуються в АЛП. Після завершення операцій дані посилаються на згадку або в пристрої виведення інформації.

Пристрій управління керує операціями у відповідності до змісту команд, які зчитуються із зовнішнього ЗУ, і поміщаються в регістр команд. Адреса черговий команди зазвичай визначається лічильником команд. Як регістра і лічильника команд використовуються внутрішні регістри ЦПЕ.

Зв'язок з ЗУ здійснюється через регістр адреси пам'яті і регістр даних пам'яті, виходи яких з'єднані з відповідними адресними і інформаційними сигналами. Розрядність адреси пам'яті визначає адресується поле пам'яті. Частина регістрів МП використовується в якості сверхоперативной пам'яті, в якій зберігаються проміжні результати обчислень. Це дозволяє підвищити швидкодію процесора.

Для забезпечення контролю за станом регістрів при виконанні операцій використовуються регістри станів блоку мікропрограмного управління (БМУ). Тригери цих регістрів (прапорці) индицируют переповнення регістрів ЦПЕ, нульове зміст акумуляторів, знак його вмісту та інші стани. Ця інформація використовується для організації умовних переходів в мікропрограми.

Синхронізація роботи окремих вузлів процесора здійснюється однією або кількома серіями тактових імпульсів. Для реалізації однієї команди необхідно кілька періодів тактових імпульсів. Командний цикл складається з циклу вибірки, під час якого виробляється адресу команди і по ньому виробляється команда і зчитуються в регістр дані з пам'яті, і циклу, виконавчого, під час якого у пристрої управління команда дешефруется і процесор виконує її.

Розглянемо докладно структуру та основні характеристики окремих БІС комплекту серії К589.

Центральний процесорний елемент призначений для логічної і арифметичної обробки інформації, прийому, зберігання та видачі оперативної інформації, а також для формування адрес пам'яті. Він являє собою двухразрядний мікропроцесорну секцію зі структурою, що забезпечує практично необмежені можливості об'єднання кристалів ЦПЕ по горизонталі з метою збільшення розрядності процесора.

Основна особливість ЦПЕ - велика кількість шин: три вхідні і дві вихідні з адресним регістром даних це забезпечує можливість видачі даних і адрес в пам'ять одночасно. Призначення шин ЦПЕ - пересилання байтів, тестування бітів, введення - виведення інформації у внутрішні регістри.

Формувачі вихідних шин виконані на елементах з трьома станами, що істотно спрощує підключення УПЕ до магістралі. Шина мікрофункцій управляє роботою секцій, обираючи операнди і операції, які повинні виконуватися в АЛП. ЦПЕ виконує понад 40 логічних та арифметичних операцій. Секція видає сигнали прискореного перенесення. Крім того, вона забезпечена незалежними лініями входу і виходу переносу, входу і виходу зрушуваної коду.

До складу ЦПЕ входять АЛУ, 11 сверхоперативной регістрів, два мультиплексора (А і В), акумулятор, регістр адреси пам'яті, дешифратор мікрофункцій.

Інформація на ЦПЕ надходить за трьома групами незалежних входів М, В і К з основної пам'яті, пристроїв введення - виведення, пам'яті мікропрограм. Інформація, що надходить на ЦПЕ, зберігається в 11 регістрах R0 - R9, T, а також у накопичує регістрі АС або в регістрі адреси пам'яті. Через мультиплексори А і В інформація передається в АЛП. Регістри R0 - R9 і Т виконують функції сверхоперативной запам'ятовуючого пристрою і можуть бути використані як лічильники. Інформація з регістрів через мультиплексор А надходить в АЛП, а з виходу АЛП - знову на регістри. Акумулятор служить для зберігання результату операцій АЛП. Інформація з виходу акумулятора надходить на вхід АЛП або через вихідний підсилювач - буфер - може видаватися на вихідну магістраль для передачі в основну пам'ять або на пристрій введення - виведення. Через мультиплексори А і В вона може подаватися на один з двох входів АЛП. На входи мультиплексора А надходять дані зі входів М, регістрів R0 - R9, Т і акумулятора, а на входи мультиплексора В - інформація з входів В, К і акумулятора. При цьому проводиться маскування інформації входів В і АС даними на входах К. результат операцій, які виконуються в АЛП, може зберігається в R0 - R9 і акумуляторі.

При операції зсуву в право використовують вхід СП1 і вихід СП0, для організації послідовного перенесення - вхід С1 і вихід С0. Наявність виходів Х і У забезпечує організацію прискореного (наскрізного) переносу між мікросхемами ЦПЕ. При ньоарифметичне операціях схеми перенесення використовують для виконання логічного АБО всіх розрядів слова з урахуванням маскування по входах К. Входом До користуються при арифметичних операціях для маскування полів та окремих розрядів оброблюваних слів. Через входи К в ЦПЕ можу подаватися константи з пам'яті мікропрограм. Зазвичай регістр адреси використовується для зберігання і пересилки адреси команд в основну пам'ять. У цьому випадку інформація з АЛП через окремий вихід надходить на регістр пам'яті. У кожному мікрокомандном циклі на входи F надходить мікроінструкцій (частина поля мікрокоманди,), яка дешифрується і визначає виконання необхідні операцій ЦПЕ. Мікроінструкцій F0-F6 розбита на два поля F і R-групи. F-групи (F4-F0) визначає код операції, реєстрова R-група (F0-F3) - адреса регістрів.

На рис. 4 показаний варіант з'єднання БІС ЦПЕ з послідовним переносом, здійснюваним за допомогою БІС прискореного перенесення. Цикл обробки ЦПЕ становить 100 нс.

Блок мікропрограмного управління призначений для управління послідовністю мікрокоманд вибірки з керуючої пам'яті (ЗУМК) і виконує наступні функції: управління регістром адреси мікрокоманд; вибірку черговий мікрокоманд з урахуванням вмісту рамки; зберігання і видачу ознак; управління мікропрограмним перериваннями. До складу БМУ (рис. 5) входять: девятіразрядний регістр адреси мікрокоманд і відповідна магістраль; схема формування чергового адреси; вихідні буфери адреси мікрокоманд на елементах з трьома станами; тригери ознак (C, Z, Ф); регістр команди, вихідний буфер прапорців.

Формування адреси черговий мікрокоманд виконується за допомогою умовних і безумовних переходів. У кожній поточної мікрокоманд міститься поле микроинструкции БМУ, призначеної для формування адреси наступної мікрокоманди. Адреси мікрокоманд (всього 512) утворюють матрицю (сторінку), що складається з 32 рядків і 16 стовпців. Кожен адреса визначається номером тієї рядки і того стовпця, на перетині яких він знаходиться. Під адресу рядка відводиться п'ять розрядів (МА8 - Ма4), а під адресу стовпця чотири розряду (МА3 - МА0). Девятіразрядний адресу мікрокоманди, вироблений логікою наступного адреси, завантажується в регістр адреси мікрокоманд, а з нього видається в пам'ять мікрокоманд по десяти вихідним шинам.

Блок мікропрограмного управління забезпечує зберігання поточного значення на виході перенесення ЦПЕ (С0, СП0) і управляє інформацією на вході перенесення (С1, СП1). За допомогою двох груп мікроінструкцій здійснюється управління ознаками - установка і їх видача. Схема обробки ознак містить три тригера: С і Z і тригер - засувку Ф, в якій запам'ятовується поточний стан виходу перенесення ЦПЕ. Логічна схема ознак спільно зі схемою перенесення ЦПЕ використовується для виконання арифметичних і зсувних операцій.

Сигнал у двійковому коді на входах УА використовується для формування адрес рядка та стовпця і виду мікрооперацій, виконуваної БМУ. По чотирьох мікроінструкцій виробляються безумовні переходи, за іншим - умовні. Для формування адреси наступної мікрокоманди при безумовних переходах використовується адреса поточної мікрокоманди, який зберігається в регістрі адреси і ряд бітів микроинструкции УА0-УА6: при умовних переходах - адреса поточної (попередньої) мікрокоманд і вміст регістрів С, Z або Ф або код старших розрядів К4- К7. Для вироблення наступного адреси мікрокоманди за вмістом даних на шинах К4-К7 використовується частина адреси поточної мікрокоманди і кілька розрядів коду на шинах УА.

Управління схемою обробки ознак (C, Z і Ф) здійснюється за допомогою микроинструкции на входах УФ0 - УФ3. Інформація на вході Ф записується в тригер Ф і потім в тригер С або Z. По входу ЗМ дається дозвіл на запис інформації із входів К в регістр адреси мікрокоманд. Дозвіл на переривання видається з вихідною шини УРП при микроинструкции ПЕРЕХІД У НУЛЬОВУ РЯДОК, що означає кінець виконання мікропрограми (команди). Зазвичай сигнал з шини УРП подається на вхідну шину УРП блоку пріоритетного переривання. Цей блок може відповісти на переривання видачею сигналу підтвердження переривання, що блокує видачу наступного обраного адреси рядки з БМУ. Тоді при видачі нового адреси мікрокоманд на лінію адреси рядки можна подавати адресу ззовні минаючи БМУ, що дозволяє перевести мікропрограму на програму обробки переривання. Змінений адреса рядка, переданий на адресні лінії мікрокоманд, не змінює вмісту регістра адреси мікрокоманд. Таким чином, подальша функція переходу буде використати адресу рядка в регістрі адреси мікрокоманд, а не змінений адреса рядка.

Цикл БМУ становить 85 нс. Є можливість адресації 512 мікрокоманд (передбачена можливість нарощування числа адресованих мікрокоманд). Корпус мікросхеми типу ДІП з 40 висновками.

Схема прискореного перенесення (СУП) призначена для формування групових переносів при спільному використанні з ЦПЕ в багаторозрядних суматора. Мікросхема дозволяє об'єднати до восьми ЦПЕ, тобто утворити 16-розрядний суматор.

Схема має 17 інформаційних входів, 8 інформаційних виходів і один керуючий вхід, що дозволяє управляти виходом самого старшого переносу.

У кожному ЦПЕ формуються сигнали підготовки наскрізного перенесення, які подаються в схему прискореного перенесення, а вона в свою чергу виробляє сигнали переносів, що надходять в ЦПЕ. Якщо в кожному розряді 1, то сигнал підготовки також 1 і через цю секцію відбувається перенесення від молодшої до старшої. Оскільки схема прискореного перенесення генерує сигнали переносів у всі ЦПЕ одночасно незалежно від розрядності, то час підсумовування багаторозрядних слів істотно скорочується порівняно з послідовним міжсекційних перенесенням

Багаторежимний буферний регістр (МБР) містить вісім D - тригерів-засувок, що мають вихідні буфери на елементах з трьома станами, схему управління записом і зчитуванням інформації та схему формування запиту переривання.

Розглянутий регістр має універсальні можливості: він може використовуватися в якості буферного регістра для виходу на магістраль, формування двонаправлених магістралей, побудови адаптерів паралельного інтерфейсу.

Залежно від рівнів керуючих сигналів МБР може працювати в двох режимах: вхідному і вихідному. Це дозволяє створювати за допомогою МБР двонаправлені магістралі, Якщо на вході ВР одиниця, то МБР працює у вихідному режимі і вихідні буфери відкриті, тобто МБР видає інформацію у вихідні шини. Якщо на вході С - одиниця, на виході ВР - нуль і обраний даний МБР, тобто на вході ВК1 - нуль, а на вході ВК2 - одиниця, то МБР працює у вхідному режимі, тобто виконується запис у МБР з вхідних шин D, вихідні буфери закриті і на вихід інформація не видається.

Коли МБР знаходиться у вхідному режимі (сигнал ВР - нуль), сигнал С може використовуватися для синхронного запису даних в інформаційні тригери і установки тригера в перериває стан. Час циклу МБР складає 50 нс.

Блок пріоритетних переривань. БПП служить для вироблення сигналу запиту на переривання в процесорної системі. При установки системи в початковий стан низьким рівнем сигналу ("Вст. 0") тригер запиту на переривання виробляє сигнал переривання ЗП. Для організації системного скидання цей тригер встановлюється в неперервні стан подачі сигналу R, при цьому одночасно скидаються інформаційні тригери. Сигнал ЗП дозволяє подавати сигнал R безпосередньо на входи R0 - R7 мікросхеми БПП.

Шинні формувачі. Блоки шинних формувачів призначені для підключення модулів до магістралі. Типова затримка на ШФ і ШФІ - 20нс, корпус схеми типу ДІП з 16 висновками.