Пристрій збору даних

Московський Технічний Університет Зв'язку та Інформатики

Кафедра обчислювальної техніки і керуючих систем

КУРСОВИЙ ПРОЕКТ

Група ПС0702

Хотинський К.С

Варіант № 26

Москва 2010

Зміст

Введення

Завдання

Структурна схема і склад УСД

Розробка блоку вироблення адреси ЗУ

Розробка блоку вироблення адрес каналів комутатора

Словесний опис циклу збору даних

Синтез керуючого пристрою

Абстрактний синтез УУ

Етап структурного синтезу УУ

Список літератури

Введення

Інформаційно - вимірювальні і керуючі цифрові мікропроцесорні системи, до яких відноситься проектоване пристрій збору даних (УСД), призначені для вимірювання, збору, обробки, зберігання і відображення інформації з реальних об'єктів. Такі системи використовуються практично у всіх галузях народного господарства для контролю і управління технологічними процесами, накопичення статистичних даних. У радіотехнічних системах і в техніці зв'язку УСД використовуються для обробки сигналів, функціонального контролю каналів зв'язку, діагностування стану апаратури. Первинна інформація в УСД надходить, як правило, по каналах від датчиків у вигляді аналогового напруги. У УСД інформаційні канали опитуються. Вступники з них миттєві відліки сигналів перетворяться в цифрову форму і поміщаються в оперативне запам'ятовуючий пристрій (ОЗП) з метою подальшої їх обробки.

Апаратура УСД складається з двох частин - операційного та управляючого пристроїв (ОП і УУ). УУ є цифровим автоматом, який виробляє в деякій часовій послідовності керуючі сигнали. Існують два принципово різних підходи до проектування мікропрограмного автомата: використання принципу схемної логіки і програмної логіки.

Завдання

Спроектувати пристрій збору даних (УСД). Є F аналогових каналів. Необхідно, опитуючи їх відповідно до заданої послідовності, що отримуються з каналів аналогові величини за допомогою АЦП перетворювати в цифрову форму (виконавчі слова стандартної довжини 1 байт = 8 біт) і поміщати в послідовні комірки деякої області ЗУ, починаючи з клітинки, що має адресу G.

Цифрова процесорна система, фрагментом якої є проектоване УСД, має у своєму складі ЗУ ємністю Q біт.

Нам потрібно: Реалізувати УСД у вигляді процесорного пристрою, побудованого на принципах схемної логіки, з доведенням його до рівня функціонально-логічної схеми.

Вихідні дані на курсовий проект наведені в таблиці 1.

Таблиця 4

№ варіанту	Число каналів	Обсяг ОЗУ Кбайт	Тип БІС ОЗУ	Початковий адресу ОЗУ	Період опитування каналу мс
26	8	2	КР541РУ2	6800	9.5

Порядок опитування каналів наведено в таблиці 2.

Таблиця 4

Початкова послідовність каналів	1	2	3	4	5	6	7	8
Порядок опитування каналів	1	3	4	8	2	11	9	7

Структурна схема і склад УСД

Структурна схема УСД наведена на рис. 1. До складу УСД входять:

Мультиплексор (MS): має F аналогових входів і m керуючих (адресних) входів. При подачі на адресний вхід двійкового числа - адреси - відбувається підключення одного з аналогових каналів, що мають даний адресу, до виходу MS. Число опитуваних аналогових каналів пов'язано з числом адресних входів k = 2 ^m.

АЦП: має 1 аналоговий вхід і 8 виходів, за якими в двійковому, паралельному коді видається число, що відповідає рівню поданого на вхід АЦП відліку аналогового сигналу. Перед початком роботи АЦП на нього повинен бути поданий сигнал запуску.

АЦП виконує перетворення за кілька тактів. Після закінчення перетворення АЦП видає сигнал ОК (закінчення перетворення) на пристрій керування. Сигнал ОК - прапор (позначається як Т _фл), повинен бути зафіксований за допомогою тригера до моменту закінчення запису даних опитуваного каналу в комірку пам'яті ОЗУ.

MS і АЦП беруться як стандартні схеми з відповідними характеристиками.

Пристрій керування на деяких тактових інтервалах з урахуванням осведомітельних сигналів, що надходять від інших пристроїв (надалі такі сигнали позначаються літерою X _i), формує керуючі сигнали Y _n, які забезпечують запуск інших пристроїв і узгоджену їх роботу.

У ході виконання курсової роботи розробляються: ОЗУ, пристрій вироблення адреси пам'яті, пристрій вироблення адреси каналів, а також УУ.

Розробка блоку вироблення адреси ЗУ

Потрібно синтезувати пристрій, яке могло б, починаючи з певного початкового адреси G, виробляти формування наступних адрес, що відрізняються один від одного на одиницю. Розробку такого пристрою можна здійснити за допомогою лічильників. Довжина адресного слова визначається ємністю пам'яті.

Ємність пам'яті θ = 2048 = ^{11 лютого}

Початковий адресу комірки пам'яті G = 6800 ₁₆ = 0110 1000 0000 0000 ₂

Блок буде містити три чотирирозрядний підсумовуючих двійкових лічильника з передустановкою. Схема блоку представлена на рис. 2.

Рис. 2

Розробка блоку вироблення адрес каналів комутатора

Число каналів F = 8 _10. Блок можна синтезувати з використанням трехразрядного двійкового лічильника, послідовно формує виконавчі адресні числа від 1 до 4 з перекодуванням даної послідовності за допомогою дешифратора (DC) і шифратора (CD). Після опитування всіх каналів спрацьовує схема переривання рахунку і формується сигнал скидання лічильника в нуль.

Адреса опитуваного каналу подається на комутатор (мультиплексор) паралельним двійковим кодом через ключі. Цей робиться для синхронного вступу на мультиплексор всіх розрядів адресного слова.

Шифратор - пристрій, що здійснює перетворення десяткових чисел в двійкові. Для зворотного перетворення двійкових чисел у невеликі за значенням десяткові числа використовуються дешифратори. Схема блоку вироблення адрес каналів комутатора показана на рис. 3.

Рис. 3

Словесний опис циклу збору даних

Складемо словесний опис роботи УСД у вигляді послідовності виконуваних в ньому мікрооперацій.

Цикл збору даних починається з того, що в лічильник СТ2 блоку вироблення адрес комірок пам'яті проводиться запис адреси першого осередку області пам'яті ОЗУ, відведеної для зберігання даних. Очевидно, що в якості СТ2 зручно використовувати такий лічильник, у якому передбачена можливість передустановки початкової адреси (НА). Введення початкової адреси здійснюється паралельним кодом. Подавши на одні входи установки НА логічний нуль (потенціал землі або корпусу), а на інші - логічну одиницю (напруга джерела живлення), можна забезпечити запис необхідного адреси в лічильник в одному такті.
Лічильник СТ2 блоку вироблення номера каналу скидається в «0». Тим самим у ньому формується адреса аналогового каналу, опитуваного першим.
Проводиться скид у «0» тригера Т _фл (гасіння прапора). При записі даних першого з опитуваного каналів Т _фл = 0. Однак перед початком опитування всіх наступних каналів, оскільки стан тригерів прапора фіксується, Т _фл = 1. Тому ця мікрооперацій необхідна.
Адреса аналогового каналу з СТ2 ₂ видається на адресні входи комутатора. Комутатор підключає перший опитуваний канал до входу АЦП.
Проводиться запуск АЦП, і в ньому починається процес аналого-цифрового перетворення.
Перевіряється вміст тригера Т _фл. Поки Т _фл = 0, пристрій перебуває в режимі очікування закінчення перетворення в АЦП. По закінченні перетворення АЦП виробляє сигнал ОК, що встановлює Т _фл в стані 1. Як тільки Т _фл встановлюється в 1, при наявності дозволяючого сигналу, здійснюється запис даних з виходу АЦП в необхідну комірку пам'яті.
У СТ2 ₁ готується адреса наступної комірки ОЗУ шляхом додавання одиниці до вмісту лічильника (до адреси попередньої комірки).
У СТ2 ₂ формується адреса наступного аналогового каналу шляхом додавання одиниці до вмісту лічильника.
Перевіряється вміст лічильника СТ2 _2. Якщо (СТ2) = 0, то операції 3-8 повторюються. В іншому випадку відбувається завершення циклу збору даних (вихід з циклу), так всі канали опиняються опитаними.

На підставі словесного опису складемо у відповідному порядку список мікрооперацій, необхідних для управління ОУ:

y 1 - установка в 0 СТ2 ₂ (скидання), (СТ2 ₂ ← 0);

y 2 - дозвіл запису початкового адреси G в СТ2 _1;

УЗ - скидання Т _фл (Т _фл ← 0);

у4 - дозвіл передачі адреси аналогового каналу на комутатор [комм. ← (СТ2 _2)];

У5 - запуск АЦП (зх. АЦП);

y б - дозвіл запису даних з АЦП в ОП [ВП ← (АЦП)];

У7 - збільшення на 1 (CT 2 ₁₎ приріст лічильника [інкремент СТ2 ₁ ← (СТ2 ₁₎ + 1];

У8 - збільшення на 1 (СТ2 ₂₎ - приріст лічильника [СТ2 ₂ ← (СТ2 ₂₎ + 1].

У процесі виконання циклу збору даних в ОЗУ УСД виробляються осведомітельних сигнали: сигнал X 1 = 1 - сигнал ОК і сигнал Х2 = 1 - завершення циклу збору даних (опитування всіх каналів). Якщо кількості каналів менше 16, а використовується 16-розрядний лічильник, то необхідно скласти схему, що виробляє сигнал логічної одиниці для обнулення лічильника після опитування всіх каналів.

Синтез керуючого пристрою

УСД складається з двох основних вузлів: операційного вузла (ОВ) і вузла керування (УУ). ЗУ - це пристрій, в якому безпосередньо виконуються операції, які реалізуються процесором. У нашому прикладі на входи ОУ надходять дані з виходу АЦП, представлені у вигляді паралельного двійкового коду, а перетворення, здійснювані в ОУ, полягають у прийомі цих даних з того чи іншого аналогового каналу і пересилання їх в необхідні комірки оперативної пам'яті.

УУ в певній послідовності формують керуючі сигнали yl, у2 ..... і з їх допомогою координує роботу елементів схеми ОУ, забезпечуючи в ньому необхідну обробку інформації. Під дією кожного з цих сигналів в елементах ОУ здійснюються деякі елементарні дії, звані мікрооперацій. До числа таких дій, наприклад, відносяться дозвіл запису даних в пам'ять, приведення в початковий стан лічильника і т. п.

У кожний тактовий період синхроімпульсів в ОУ може виконуватися одна або кілька незалежних один від одного мікрооперацій в різних елементах схеми. Набір мікрооперацій, виконуваних в ОУ одночасно (в одному такті), називається мікрокоманд (МК), тобто для управління всіма мікрооперації досить видачі з УУ одного сигналу, який далі розгалужується з усіх відповідних напрямках. При необхідності управління мікрооперацій сигналом «0», а МК = 1, в ланцюг передачі встановлюється інвертор.

УУ працює під дією команд - двійкових кодів, що подаються на входи Z 1, Z 2 ... На входи XI, Х2 ... УУ надходять осведомітельних сигнали, інакше звані умовами або ознаками, які формуються ОУ і впливають на подальші значення керуючих сигналів Y, визначаючи тим самим наступні етапи перетворення операндів в залежності від результатів, отриманих в ОП при виконанні попередньої мікрокоманди.

Абстрактний синтез УУ

На основі викладеного вище опису циклу збору даних складаємо блок-схему алгоритму функціонування:

Рис. 4

Аналіз алгоритму показує, що мікрооперації y 1, y 2, а також y 3, y 4, y 5 і y 6, y 7, y 8 не залежать один від одного і можуть виконуватися одночасно в одному такті. Отже, ці мікрооперації у групах можна об'єднати в мікрокоманди. Потім слід зробити розмітку вийшла блок-схеми. Початок і кінець блок-схеми позначимо a 0, що відповідає вихідному стану керуючого автомата. Вхід кожного блоку, наступного за операторними блоками, які мають прямокутну форму, позначаємо символами a 1, a 2, a 3, відповідними наступним станам УУ.

Рис.5

Далі на основі виробленої розмітки блок-схеми алгоритму будується граф функціонування УСД. Кожному з станів керуючого автомата відповідає вузол графа, дугами графа зображуються переходи автомата з одного стану в інший, причому біля кожної дуги вказується умова переходу X і виконувана на даному тактовом інтервалі мікрокоманда Y.

Рис.6

Етап структурного синтезу УУ

Керуючий пристрій складається з комбінаційного цифрового пристрою (КЦУ) і з пам'яті (ЗУ), яке в свою чергу складається з двох JK тригерів:

Рис.7

Ця схема містить КЦУ та ЗУ, що складається з двох RS - тригерів. Як відомо, для забезпечення переходу RS зі стану a (t) в новий стан a (t +1), на вході R і S потрібно подавати певні сигнали збудження. Набір таких сигналів показано у таблиці 3.

Q (t)

Q (t +1)

S (t)

	R (t)
0	0	0	-
0	1	1	0
1	0	0	1
1	1	-	0

Сигнали XI, Х2, Q 1, і Q 2 виступають в ролі аргументів, а сигнали J 1, K 1, J 2, К2, є логічними функціями, які повинен реалізовувати КЦУ1. Y 1, Y 2, Y 3 є логічними функціями, які повинен реалізовувати КЦУ2.

Таблиця 4

	Q2	Q1	X2	X1		Q2 '	Q1 '	S2	R2	S1	R1
b0	0	0	-	-	b1	0	1	0	-	1	0
b1	0	1	-	-	b2	1	1	1	0	-	0
b2	1	1	-	0 1	b2 b3	1 1	1 0	-	0	- 0	0 1
b3	1	0	0 1	-	b2 b0	1 0	1 0	- 0	0 1	1 0	0 -

Далі за допомогою карт Карно знаходимо нормальні мінімальні диз'юнктивні форми для функцій:

S2 = Q1

R2 = x2 * Q1

S1 = Q2vX2 * Q1

R 1 = X 1 * Q 1 * Q 2

На підставі отриманих за допомогою карт Карно виразів побудуємо узагальнену схему КЦУ в базисах І-АБО (рис. 8).

Список літератури

Колотушкін Р.І. Методичні вказівки для курсового проектування «Пристрій збору даних». М., Інсвязьіздат, 2001.