1   2   3   4   5   6
Ім'я файлу: 84_97.docx
Розширення: docx
Розмір: 57кб.
Дата: 13.12.2021
скачати
ВЫСОКОПРОИЗВОДИТЕЛЬНЫЕ ВЫЧИСЛИТЕЛЬНЫЕ СИСТЕМЫ
Методика проектирования

СБИС графического контроллера

Б.Е. Евлампиев

Аннотация. В статье предложена методика проектирования быстродействующих микросхем со сложной структурой, позволяющая оптимально использовать средства синтеза и заказного проектирования отдельных узлов и достичь быстродействия полностью заказного проектирования. Методика дает возможность сократить сроки разработки до трех раз для микросхем класса графического контроллера по сравнению с полностью за- казным проектированием.

Ключевые слова: графический контроллер, методика синтеза, иерархический дизайн.

  1. Общая характеристика методики


В настоящее время интенсивно развиваются геоинформационные системы, они получили широкое распространение в различных облас- тях промышленности. Это делает актуальным разработку графических контроллеров (ГК), способных работать в жестких условиях окру- жающей среды и имеющих производитель- ность, достаточную для решения задач карто- графии. Разрабатываемая микросхема должна удовлетворять следующим требованиям:

    • работа в системах индустриального назна- чения;

    • аппаратное ускорение графических опера- ций (основные операции копирование и заливка прямоугольных областей в видеопамяти); тре- буемая скорость выполнения графических опе- раций (цифры приведены для режима 32 бит на пиксель): заливка прямоугольника размером

500 х 500 – 200 шт./c., копирование прямо- угольников размером 500 х 500 – 50 шт./с.;

  • объем видеопамяти, достаточный для хра- нения не менее 9 экранов;

  • использование системной шины, обеспечи- вающей скорость передачи в видеопамять пря- моугольников размером 500 х 500 - 6 шт./с.;

  • работа с двумя типами мониторов ЭЛТ и ЖК;

  • вывод на экран ЭЛТ-монитора изображе- ния в тестовых и графических режимах, глуби- на представления цвета от 1 до 32 бит на пик- сель;

  • вывод на экран ЭЛТ-монитора изображе- ния с максимальным размером 1600 х 1200 пикселей при кадровой частоте 85 Гц;

  • вывод на экран ЖК монитора изображения в графических режимах, глубина представления цвета от 8 до 32 бит на пиксель;

  • вывод на экран ЖК монитора изображения размером 1024 х 768 при кадровой частоте 60 Гц;

  • тестирование всех основных блоков и ин- терфейсов с использованием JTAG.

В системах индустриального применения широкое распространение получили UNIX- подобные операционные системы. Анализ про- изводительности ряда ГК на наборе функций графической подсистемы UNIX показывает, что для получения требуемой производительности и быстродействия используются микросхемы, изготовленные по технологии с проектными нормами 0,18 мкм [1].

Для КМОП СБИС, изготовленных по глубо- ким субмикронным технологиям (0,18 мкм), при выходе на предельные температурные режимы эксплуатации возникают новые проблемы, с ко- торыми производители СБИС и электронного




оборудования ранее не сталкивались. Возникно- вение этих проблем значительно снижает на- дежность и долговечность новых поколений КМОП СБИС, предназначенных для критиче- ских применений [1]. В результате диапазон ра- бочих температур для микросхем, изготовлен- ных по таким технологиям, значительно уже диапазона температур систем индустриального применения. По данным [2] наиболее приемле- мыми технологическими нормами для индуст- риальных систем в настоящее время являются нормы не лучше 0,25 мкм.

В настоящее время в России на ряде пред- приятий и институтов ведутся исследования и разработки технологических процессов с про- ектными нормами 0,25 мкм. Технологии с про- ектными нормами 0,35 мкм уже есть, а 0,25 мкм будут доступны в ближайшем будущем. Поэтому именно такие технологии являются наиболее перспективными при создании ГК индустриального применения для задач 2D и 2.5D графики [1].

Для достижения требуемых показателей производительности при использовании этих технологий необходимо применение заказного проектирования. Это приводит к существенно- му повышению расходов на разработку. ГК яв- ляется представителем СБИС, которые требуют постоянного повышения производительности, добавления новых возможностей по созданию и обработке изображения. В связи с этим сниже- ние стоимости разработки и сокращение сроков чрезвычайно важны для таких СБИС, особенно в условиях ограниченности ресурсов разработ- ки, что особенно актуально для России.

В статье представлена методика проектиро- вания быстродействующих СБИС со сложной структурой. Эта методика апробирована на раз- работке микросхем ГК двух типов: 1890ВГ10Т и 1890ВГ14Т [3, 5-12], разработке 64- разрядного суперскалярного микропроцессора 1890ВМ5Ф. Отличие микросхемы 1890ВГ14Т от 1890ВГ10Т состоит в модернизации схем графического ускорителя, контроллера PCI, контроллера ЭЛТ и средств тестирования кри- сталла, которые были определены при эксплуа- тации микросхемы 1890ВГ10Т на задачах заказчика. Существенным преимуществом предложенной методики является выделение

блоков предельного быстродействия, требую- щих заказного или смешанного проектирова- ния, и организация их взаимодействия с блока- ми меньшего быстродействия, создаваемыми средствами синтеза. Задача достижения тре- буемой производительности в блоках предель- ного быстродействия решается за счет:

  • выбора оптимального способа передачи данных между блоками предельного быстро- действия и блоками меньшего быстродействия,

  • выделения высокоскоростных цифровых блоков, требуемое быстродействие которых достигается за счет специализированного мар- шрута проектирования, такого как ручная расстановка, специализированный маршрут синтеза, выделение подблоков, реализующих простейшие функции,

  • использования заказного проектирования для блоков предельного быстродействия,

  • использование итерационного синтеза как инструмента для изменения структуры блоков с целью получения требуемого быстродействия.

Эта методика во многом похожа на методи- ку проектирования схем, содержащих блоки предельного быстродействия с использованием средств автоматизированного проектирования. Однако, в отличие от последней, предложенная методика основана на использовании коммер- чески доступных САПР и библиотек элементов. Указанные способы достижения предельных показателей быстродействия и производитель- ности нашли свое отражение при разработке структуры блоков, синтезе схемы и разработке топологии.

Методика может быть представлена в виде следующей последовательности действий.

  1. Разработка структуры микросхемы ГК.

На основе технических требований, предъ- являемых к вычислительной системе, ведется разработка структуры микросхемы. Выбирают- ся внешние интерфейсы контроллера, опреде- ляются производительность и быстродействие блоков.

Исходныеданные: технические требования к вычислительной системе.

Результат: таблица с основными блоками и их параметрами.

  1. Выделение и разработка структуры кри- тичных по производительности блоков.





Основной задачей данного этапа является выбор наиболее оптимальной структуры, по- зволяющей достигнуть требуемых параметров производительности и быстродействия микро- схемы. Кроме того, на этом этапе происходит разделение проекта на блоки, что в дальнейшем позволит вести их разработку параллельно. Для выполнения этих задач разрабатываются пове- денческие модели этих блоков и устройств, взаимодействующих с разрабатываемой микро- схемой. По результатам моделирования выби- рается оптимальная структура.

Исходные данные: таблица с основными блоками и их параметрами.

Результат: способы реализации требуемой производительности блоков, поведенческие модели блоков.

  1. Выделение и разработка структуры кри- тичных по быстродействию блоков.

Выделяются блоки, работающие на макси- мальных частотах. Для этих блоков разрабаты- ваются предварительные RTL модели и с уче- том параметров библиотеки элементов выделяются подблоки, которые приводят к ог- раничению быстродействия. Для таких блоков используются различные методы преобразова- ния структуры для получения требуемой про- изводительности без применения заказного проектирования. Выделяются также блоки, раз- работку которых необходимо вести с использо- ванием заказного проектирования.

Исходныеданные: таблица с основными бло- ками, их параметрами и поведенческие модели.

Результат: структура блоков, блоки, полу- чаемые средствами синтеза (и их синтезируе- мые модели) и средствами заказного проекти- рования.

  1. Предварительный синтез.

Этот этап позволяет получить более точные по сравнению с этапом разработки структуры оценки производительности, площади и энер- гопотребления. На этом этапе по предложен- ным правилам выделяются высокоскоростные цифровые блоки, требуемое быстродействие которых достигается за счет специализирован- ного маршрута проектирования, такого как раз- деление блоков предельного быстродействия на подблоки, ручная расстановка, специализиро- ванный маршрут синтеза.
Исходные данные: структура микросхемы; блоки, получаемые средствами синтеза.

Результат: параметры блоков.

  1. Разделение блоков предельного быстро- действия на подблоки.

Для блоков, имеющих недостаточное быстро- действие, проводится анализ структуры с целью выделения подблоков, имеющих нарушения по быстродействию. В результате, по предложен- ным правилам, проводится разделение проекта на подблоки. Использование итерационного синтеза подблоков позволяет значительно сократить сро- ки выбора оптимального решения при достиже- нии требуемого быстродействия. Применение специализированного маршрута разработки для подблоков позволяет добиться предельного бы- стродействия без использования заказного проек- тирования.

Исходные данные: структура блоков, табли- ца с параметрами блоков.

Результат: набор подблоков, параметры подблоков.

  1. Специальная методика синтеза.

Специальная методика синтеза основана на использовании ряда подходов, позволяющих по сравнению с заказным проектированием до- биться сокращения сроков достижения требуе- мого быстродействия.

    1. Поискпутейраспространениясигналов, не требующих срабатывания за один период синхросигнала.

Поиск таких путей основан на анализе принципов работы проектируемого подблока. Такой подход позволяет при синтезе сделать эти сигналы наименее приоритетными, тем са- мым сократив количество критичных по быст- родействию путей распространения сигналов.

Исходные данные: структура подблоков, таблица с параметрами подблоков.

Результат: набор подблоков, параметры подблоков.

    1. Выделение подблоков, работающих в режимах, в которых частота синхросигнала снижена в несколько раз по сравнению с мак- симальной.

Поиск таких подблоков основан на анализе принципов работы проектируемого подблока. Выделенные подблоки при синтезе переводятся в разряд некритичных по быстродействию, что




позволяет сократить сроки достижения требуе- мого быстродействия и сократить площадь блоков.

Исходные данные: структура подблоков, таблица с параметрами подблоков.

Результат: набор подблоков, параметры подблоков.

    1. Сокращение количества триггеров, на- ходящихся в конце цепочек комбинаторных элементов, нагруженных на выход одного триггера.

Этот способ основан на сокращении цепоч- ки буферов, установленных на выходе одного триггера и необходимых для распространения сигнала на большое количество нагрузок. В со- ответствии с предложенными рекомендациями создается несколько управляющих триггеров и проводится перераспределение нагрузки между ними. Это позволяет при разработке топологии получить более оптимальное распределение элементов по площади кристалла и добиться требуемого быстродействия.

Исходные данные: структура подблоков, таблица с параметрами подблоков.

Результат: набор подблоков, параметры подблоков.

    1. Сокращение количества элементов в цепочке между триггерами.

Этот подход применяется, если перечислен- ные подходы 6.1 – 6.3 не дали результата. Для достижения требуемых показателей быстродей- ствия проводится изменение структуры блоков и принципов передачи данных между блоками.

Исходные данные: структура подблоков, таблица с параметрами подблоков.

Результат: набор подблоков, параметры подблоков.

    1. Минимизация расфазировки синхросиг- налов и минимизация фронтов синхросигнала.

Проводится анализ блоков для определения наиболее критичных параметров дерева син- хронизации. Для оценки параметров дерева синхронизации делается предварительная раз- работка топологии, результаты которой ис- пользуются при синтезе. Для блоков, работаю- щих на кратных частотах, предлагается использовать специальные схемы синхрониза- ции, которые позволяют снизить требования к выравниванию деревьев синхронизации.

Исходные данные: структура подблоков, таблица с параметрами подблоков.

Результат: набор подблоков, параметры подблоков.

  1. Рекомендации по расстановке.

В соответствии с предложенными правилами выделяются подблоки и элементы, которые не позволят получить требуемое быстродействие из- за различной расстановки на плане кристалла при нескольких итерациях проектирования. Для этих элементов используется ручная расстановка.

Исходные данные: структура подблоков, таблица с параметрами подблоков.

Результат: набор подблоков, параметры подблоков.

Рассмотрим более подробно этапы, которые отличают предлагаемую методику от методики автоматизированного проектирования: разра- ботка структуры критичных по быстродейст- вию блоков, предварительный синтез, разделе- ние блоков предельного быстродействия на подблоки, специализированный маршрут син- теза и рекомендации по расстановке.


  1   2   3   4   5   6

скачати

© Усі права захищені
написати до нас