Міністерство освіти і науки України
Національний університет «Запорізька політехніка»
Кафедра комп’ютерних
систем та мереж
ЗВІТ
З лабораторної роботи №1
КОМБІНАЦІЙНІ СХЕМИ
Виконав
Студент гр. КНТ-519 Р.В. Богунов
Прийняла
к.т.н., доцент каф. КСМ Т.В. Голуб
2020
Мета роботи: засвоєння основних етапів синтезу й створення ряду типових комбінаційних схем (КС) у вигляді розробки й моделювання простих вузлів обчислювальних пристроїв (ОП).
Основні теоретичні відомості
Електронні схеми в обчислювальній техніці за принципом функціонування прийнято поділяти на два типи комбінаційні й послідовністні (цифрові автомати).
Комбінаційною називають схему з m входами й n виходами, для якої сукупність вихідних сигналів − вектор Y = у1…уn у цей момент часу повністю визначається сукупністю вхідних сигналів − вектором Х = x1…xm для цього ж моменту часу ti і не залежить від вхідних сигналів, що діють у попередні моменти часу ti-1.
Дешифратором (синонім - декодер, DC) називають функціональний пристрій комп’ютера, призначений для перетворювання кожної комбінації вхідного двійкового входу в управляючий сигнал тільки на одному із своїх виходів.
Шифратором (синонім - кодер, CD) називають функціональний пристрій комп’ютера, призначений для перетворення вхідного mрозрядного унітарного позиційного коду у вихідний n-розрядний двійковий позиційний код.
Мультиплексором (рис. 3.3, позначається MS, MX) називають функціональний пристрій комп’ютера, призначений для послідовної комутації інформації від одного із n входів на його спільний вихід.
Демультиплексором (рис. 3.4, позначається DMS, DMX) називають функціональний пристрій комп’ютера, призначений для комутації сигналу з одного інформаційного входу D на один із n інформаційних виходів.
Суматором називають комбінаційний логічний пристрій комп’ютера, призначений для виконання операцій арифметичного додавання чисел (операндів Х і Y), поданих у вигляді двійкових кодів.
Повним однорозрядним суматором (ПОС) називають логічну схему, яка виконує додавання значень i-х розрядів xi і yi двійкових чисел (операндів X і Y) з урахуванням переносу із молодшого сусіднього розряду і дає на виходах функцій результат Si перенос Р+1 в старший сусідній розряд.
Напівсуматором називають логічну схему, яка виконує додавання значень i-х розрядів xi і yi двійкових чисел (операндів Х і Y) при Рi = 0 та реалізує на виході значення результату Si і перенос в старший (сусідній) розряд Pi+1.
Сегментний індикатор - індикатор, елементи відображення якого є сегментами, згрупованими в одне або кілька знакомісць (розрядів).
Хід роботи
Таблиця Істинності для шифратора 8 в 3:
| X1 | X2 | X3 | X4 | X5 | X6 | X7 | X8 | Y1 | Y2 | Y3 |
| 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 |
| 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 |
| 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 1 | 1 |
| 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 1 | 0 | 0 |
| 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 1 | 0 | 1 |
| 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 1 | 1 | 0 |
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 |
Y1 =X5 + X6 +X7 +X8
Y2 =X3 + X4 +X7 +X8
Y3 =X2 + X4 +X6 +X8
Схема побудови шифратора 8 в 3
Контрольні питання
1. Комбінаційною називають схему з m входами й n виходами, для якої сукупність вихідних сигналів − вектор Y = у1…уn у цей момент часу повністю визначається сукупністю вхідних сигналів − вектором Х = x1…xm для цього ж моменту часу ti і не залежить від вхідних сигналів, що діють у попередні моменти часу ti-1.
2. Дешифратором (синонім - декодер, DC) називають функціональний пристрій комп’ютера, призначений для перетворювання кожної комбінації вхідного двійкового входу в управляючий сигнал тільки на одному із своїх виходів.
3. Шифратором (синонім - кодер, CD) називають функціональний пристрій комп’ютера, призначений для перетворення вхідного mрозрядного унітарного позиційного коду у вихідний n-розрядний двійковий позиційний код.
4. Мультиплексором (позначається MS, MX) називають функціональний пристрій комп’ютера, призначений для послідовної комутації інформації від одного із n входів на його спільний вихід.
5. Демультиплексором (позначається DMS, DMX) називають функціональний пристрій комп’ютера, призначений для комутації сигналу з одного інформаційного входу D на один із n інформаційних виходів.
6. Суматором називають комбінаційний логічний пристрій комп’ютера, призначений для виконання операцій арифметичного додавання чисел (операндів Х і Y), поданих у вигляді двійкових кодів.
Повним однорозрядним суматором (ПОС) називають логічну схему, яка виконує додавання значень i-х розрядів xi і yi двійкових чисел (операндів X і Y) з урахуванням переносу із молодшого сусіднього розряду і дає на виходах функцій результат Si перенос Р+1 в старший сусідній розряд.
Напівсуматором називають логічну схему, яка виконує додавання значень i-х розрядів xi і yi двійкових чисел (операндів Х і Y) при Рi = 0 та реалізує на виході значення результату Si і перенос в старший (сусідній) розряд Pi+1.
7. Досконалою диз'юнктивною нормальною формою (ДДНФ) булевої функції називається диз'юнкція тих мінтермів, які перетворюються в одиницю на тих самих наборах змінних, що й задана функція.
Досконалою кон'юнктивною нормальною формою (ДКНФ) булевої функції називається кон'юнкція тих макстермів, які перетворюються в нуль на тих самих наборах змінних, що й задана функція.
8. ….
9. Залежно від кількості адресних входів, кількість (1-4) кількість інформаційних входів може бути 2-4-8 та 16.
10. Для операції додавання 2-х розрядних чисел необхідно 1 суматор, для 4-х розрядних 2 суматора і для 8 – 4 суматора.
11. Сегментний індикатор - індикатор, елементи відображення якого є сегментами, згрупованими в одне або кілька знакомісць (розрядів). Сегмент це елемент відображення інформації, контур якого являє собою прямі та (або) криві лінії, крапки, тире , ін. (наприклад, світлодіод, СД). Форма і положення сегментів на індикаторі розробляється спеціально для передачі певного набору символів або знаків. Символи на таких індикаторах формуються сукупністю кількох сегментів, рис. 1.6 а. Семисегментний індикатор має сім сегментів для індикації цифри (у вісьмисегментного додається крапка/кома, дев`ятисегментного додано ще +/-, і так далі).
1
2. Перетворювач коду 8-4-2-1в код Грея і навпаки. У деяких випадках необхідний числовий код, побудований таким чином, щоб при переході від одного числа до наступного змінювався б завжди тільки один двійковий розряд. Цією властивістю володіє код Грея, що використається для розмітки координат кліток карт Карно, у перетворювачах кутового положення вала в цифровий код і в ін. випадках., де умовою його застосування є зміна одного розряду при збільшенні (зменшенні) коду на одиницю від вихідного. Код Грея не є позиційним, тобто ваги його розрядів не визначаються займаними ними місцями: це потребує в цифрових пристроях зворотнього перетворення коду Грея в код 8-4-2-1. Відповідність між 4-розрядним двійковим кодом 8-4-2-1 і кодом Грея відображена: 13. Схема контролю парності. Складність цифрових пристроїв (ЦП), ЦА визначає важливість моніторингу переданої/одержуваної цифрової інформації з метою запобігання, контролю і діагностики, виправлення помилок.
Одним з перевірених способів є nкратне резервування каналу зв’язку (n − непарне число: 3, 5, 7, ...) з генерацією сигналу мажоритарного голосування (тобто дані вважаються безпомилковими з тих i-каналів з n, по яких відсутній сигнал помилки; при цьому i ≥ (n+1)/2). Схема контролю на парність 8-ми розрядного слова.
Найпростіший спосіб контролю (виявлення) непарної кількості помилок при передачі/прийомі даних полягає в передачі розряду перевірки на парність Pпар. (непарність Pнепар.). У контрольний розряд (КР) парності (непарності) записується «0» («1»), якщо число одиниць в інформаційному слові парне (непарне) і навпаки, «1» («0») − у випадку непарного (парного) числа одиниць (якщо всі розряди Di приймають значення «0», те в КР записується «0»).
14. Мажоритарний елемент (мажоритарний клапан, перемикач за більшістю однакових даних, ін.) комбінаційна схема з класу порогових, частіше з непарним числом входів і одним (або кількома додатковими) вихідним сигналом, значення якого збігається зі значенням на більшості входів. Таким чином, елемент працює за «принципом більшості»: якщо на більшості входів буде сигнал «1», то і на виході схеми встановиться сигнал «1»; і навпаки, якщо на більшості входів буде сигнал «0», то і на виході встановиться «0».
