Ім'я файлу: Василевич_КН_112_лаб_4.docx
Розширення: docx
Розмір: 637кб.
Дата: 10.06.2021

Лабораторна робота № 4

з дисципліни

«Схемотехніка та архітектура комп’ютерів»

Василевич Павло

Варіант 4

Тема: дослідження тригерів.

Мета: дослідити будову та принципи роботи RS-, JK-, D- та T-тригерів.

Теоретичні відомості:


Класифікацію, будову та принципи функціонування RS-, JK-, D- та T- тригерів приведено в лекції 8. Розглянуто роботу асинхронних та синхронних тригерів, їх часові діаграми та таблиці істинності, структурні схеми, побудовані на різних логічних елементах. Розглянуто тригери, які управляються тактовими та стробуючими сигналами. Представлено методику проектування D-тригерів на мікросхемах CMOS 4013 (виконати самостійно на мікросхемах TTL 7474), JK-тригерів – на мікросхемах CMOS 4027 (виконати самостійно на мікросхемах TTL 7476).

Завдання для виконання роботи:


Завдання 1. Дослідження RS-тригера з прямими входами




Таблиця істинності:



S

R

𝑸𝒕+𝟏

_𝑸𝒕+𝟏

1

0

1

0

1

2

0

0

𝑸𝒕

𝑸𝒕

3

1

0

1

0

1- скидання, 2 – збереження, 3 – встановлення, 4 – збереження.
Часова діаграма:




RS-тріггер - найпростіший автомат з пам'яттю, який може знаходитися в двох станах. Тригер має два настановних входу: установка S (set- установка) і скидання R (reset- скидання), на які подаються вхідні сигнали від зовнішніх джерел. При подачі на установки активного логічного рівня тригер встановлюється в одиницю (Q = 1, Q'= 0, тут штрих означає інвертування), при подачі активного рівня на вхід скидання тригер встановлюється в нуль (Q = 0, Q' = 1). Якщо на обидва настановних входу подати пасивний логічний рівень, то тригер зберігає попередній стан виходів: Q = 1 або Q = 0. Кожен стан стійке і підтримується за рахунок дії зворотніх зв'язків. Подача
активного рівня одночасно на обидва настановних входів заборонена, так як тригер не може бути встановлений в нуль і одиницю.

Завдання 2. Дослідження RS-тригера з інверсними входами





Таблиця істинності:




S

R

𝑸𝒕+𝟏

_𝑸𝒕+𝟏

1

1

0

0

1

2

1

1

𝑸𝒕

𝑸𝒕

3

0

1

1

0

Часова діаграма:


RS-тригер з інверсними входами має той самий принцип роботи, що і звичайний RS-тригер, за вийнятком того, що цей тригер побудований на елементах АБО-НІ, і для тих самих комбінацій R та S має протилежні до звичайного RS-тригера результати.

Завдання 3. Дослідження JK-тригера





Таблиця істинності:




S

R

J

K

C

𝑸𝒕+𝟏

_𝑸𝒕+𝟏

1

0

1

x

x

x

1

0

2

1

0

x

x

x

0

1

3

1

1

x

x

x

1

0

1 – скидування; 2 – встановлення; 3 – перекидання у протилежний

стан.

Таблиця для мікросхемах TTL 7476 серії:


R

S

𝑸𝒕+𝟏

0

1

1

1

0

0

1

1

𝑸̅̅̅̅̅̅𝒕̅̅̅

0

0

𝑸𝒕

Часова діаграма:




Тригер JK-типу має більш складну структуру і більш широкі можливості в порівнянні в RS-тригером. Крім інформаційних входів J і K і прямого і інверсного виходів Q і Q ', JK-тригер має вхід керування C (тактуючий або рахунковий) і два асинхронних настановних входу R і S. Зазвичай активними рівнями установчих сигналів є нулі. Установчі входи мають пріоритет над іншими входами. Активний рівень сигналу на вході S встановлює тригер в стан одиниця (Q = 1), а на вході R в стан нуль (Q = 0), незалежно від сигналів на інших входах. Якщо на входи установки подати пасивний рівень сигналу, то стан тригера буде змінюватися по фронту імпульсу на рахунковому вході в залежності від стану входів J і K.

Завдання 4. Дослідження JK-тригера в лічильному режимі (Т-тригер)





При 𝑇 = 0 𝑸 залишиться те саме (𝑸𝒕+𝟏 = 𝑸𝒕), а при 𝑇 = 1 𝑸 прийме протилежне значення (𝑸𝒕+𝟏 = 𝑸̅̅̅̅̅̅𝒕̅̅̅ ).

T-тригер - це рахунковий тригер. У даного тригера є тільки один вхід. Принцип роботи T-тригера полягає в наступному. Після надходження на вхід T імпульсу, стан тригера змінюється на прямо протилежне. Рахунковим він називається тому, що T тригер як би підраховує кількість імпульсів, що надійшли на його вхід. Шкода тільки, що вважати цей тригер вміє тільки до одного. При отриманні другого імпульсу T-тригер знову скидається в початковий стан.

Завдання 5. Дослідження D-тригера






Таблиця істинності:




S

R

D

C

𝑸𝒕+𝟏

_𝑸𝒕+𝟏

1

0

1

x

x

1

0

2

1

0

x

x

0

1

3

1

1

x

x

1

1

1 – скидання; 2 – встановлення; 3 – не міняється.

Таблиця для мікросхемах TTL 7474 серії:


D

𝑸𝒕

𝑸𝒕+𝟏

0

0

0

1

0

1

0

1

0

1

1

1



Часова діаграма:


D-тригер – це синхронний запам’ятовуючий елемент з двома стійкими станами і одним інформаційним D-входом). Після перемикання стан D- тригера повторює значення сигналу на D-вході в тактові моменти часу. Тому D-тригер часто називають тригером затримки (від delay – затримка). Тригер затримує вхідний сигнал на один такт.

Завдання 6. Дослідження роботи D-тригера в лічильному режимі





Часова діаграма:




Одним з основних призначень D - тригера є його використання в рахунковому режимі. Для того, щоб змусити працювати його в якості лічильника імпульсів, досить на вхід D подати сигнал з його власного інверсного виходу. У такому режимі по приходу кожного імпульсу на вхід С,

тригер буде змінювати свій стан на протилежне, як показано на тимчасовій діаграмі. І пояснення цьому саме просте і логічне: стан на вході D завжди протилежно, інверсне, по відношенню до прямого виходу. Тому, в світлі попереднього розгляду роботи тригера, на прямий вихід переноситься його інверсне стан. Один тригер, хоч і в рахунковому режимі, багато не нарахує, всього лише до двох: 0..1 і знову 0..1, і так далі.

Контрольні запитання:


  1. Чим відрізняється робота RS-тригера з прямими входами від роботи RS-тригера з інверсними входами?

    • Для одних й тих самих вхідних сигналів тригери видаватимуть протилежні значення вихідних сигналів.

  2. Чому комбінація рівнів логічних сигналів 11 на входах RS-тригера є забороненою?

    • Тому що у такому випадку вихідний сигнал невизначений і залежить від тривалості T та R сигналів, а також від попереднього стану тригера Q.

  3. У чому принципова відмінність в роботі синхронних тригерів від асинхронних?

    • Асинхронні - змінюють свій стан у будь-який момент часу одразу після надходження сигналів до інформаційних входів, а синхронні - спрацьовують не тільки за наявності сигналів на інформаційних входах, а лише після надходження синхронізуючого сигналу на вхід синхронізації.

  4. Яка пріоритетність інформаційних та входів установки у синхронних тригерах?

    • Синхронізуючі (тактові) сигнали С керують перекиданнями синхронних тригерів, які реагують на інформаційні сигнали тільки при наявності сигналу на вході синхронізації С.

  5. Чому Т-тригер отримав назву лічильного? Яку кількість імпульсів він може порахувати?

    • Тому що, цей тригер вміє лічити імпульси, які йому поступили на вхід. Цей тригер вміє лічити лише до 1, при поступленні другого імпульсу тригер скидається до початкового стану.

Висновок: дослідив будову та принципи роботи RS-, JK-, D- та T- тригерів. Здобув навички з побудови схем RS-, JK-, D- та T-тригерів в програмі NI Multisim. Навчився будувати часові діаграми роботи тригерів. Використав на практиці елемент logic analyzer, який будує часові діаграми. Розглянув роботу асинхронних та синхронних тригерів, їх часові діаграми та таблиці істинності, структурні схеми, побудовані на різних логічних елементах. Розглянув тригери, які управляються тактовими та стрибучими

сигналами. Використав на практиці методику проектування D-тригерів на мікросхемах CMOS 4013.
скачати

© Усі права захищені
написати до нас