«Аналогово-цифрові перетворювачі»

1 2 3

Ім'я файлу: ІЕ-Курсова_робота.docx
Розширення: docx
Розмір: 601кб.
Дата: 21.12.2021
скачати
Пов'язані файли:
Філософія 2 сем.docx
ек.(ро-1274)Конспект лекцій-119-142.docx
Галунька ОПДм-11.pdf
lab3_teoriia.docx
Становлення англійського парламентаризму.doc
lab2_LibreOffice (2).pdf

Державний вищий навчальний заклад

«Прикарпатський національний університет імені Василя Стефаника»

Фізико-технічний факультет

Кафедра Комп’ютерної інженерії та електроніки

КУРСОВА РОБОТА

з Інтегральної електроніки

на тему «Аналогово-цифрові перетворювачі»

Студента ІV курсу групи КІ-41

напряму підготовки

123 «Комп’ютерна інженерія»

Процик С.І.

Керівник: доцент кафедри комп’ютерної

інженерії та електроніки Мандзюк В. І.

Національна шкала: ____________

Університетська шкала: ____________

Оцінка ECTS: ____________

Члени комісії: __________ _______________

(підпис) (прізвище та ініціали)

__________ _______________

(підпис) (прізвище та ініціали)

__________ _______________

(підпис) (прізвище та ініціали)

м. Івано-Франківськ – 2021 рі

ЗМІСТ

Класифікація АЦП	4
Вступ	5
Розділ 1. Тригерні схеми	7
1.1 RS-тригер	9
1.2 D-тригери	15
1.3 JK-тригери	24
1.4 Т- та ТV-тригери	31
РОЗДІЛ 2. Лабораторне дослідження роботи тригерів	35
2.1 RS-тригер	35
2.2 D-тригер	35
2.3 JK-тригер	36
2.4 Т-тригер	37
Висновки	38
Список використаних джерел	40

ПЕРЕЛІК УМОВНИХ ПОЗНАЧЕНЬ

ЕОМ – електронно-обчислювальна машина

СК – схема Керування

ЕП – елемент пам’яті

V-вхід – (від англ.) Valve – Клапан

Т-режим – (від англ.) Tоggle – перевертатись

ВСТУП

З розвитком електроніки з'явився такий Клас електронної техніки, як цифрова. Техніка призначена для формування, обробки і передачі електричних імпульсних сигналів і перепадів напруги і струму, а також для управління інформацією та її зберігання. Цифрові пристрої займають домінуюче місце в багатьох областях науки і техніки, що обумовлено істотно меншим споживанням енергії від джерела живлення, більш високою точністю, меншою Критичністю до змін зовнішніх умов, більшою перешкодостійкістю. Цифрова техніка включає в себе такі пристрої як тригери, регістри, лічильники, Комбінаційні пристрої, програмовані логічні інтегральні схеми та ін. В даній Курсовій роботі далі буде детально розглянуто такий електронний пристрій як тригер.

Перший електронний тригер був винайдений у 1918 році британськими фізиками Вільямом Екклсом та Ф. В. Джорданом. Спочатку його називали Еклс (Eccles) – Йорданська тригерна схема, що складалася з двох активних елементів (вакуумних трубок). Конструкція була використана 1943-го року в британському Комп'ютері «Колос» (Colossus coDebreaKing computer), і такі схеми та їх транзисторні версії були поширені в Комп'ютерах навіть після введення інтегральних схем, хоча тригери, зроблені з логічних воріт, також поширені зараз. Ранні тригери були відомі по-різному як тригерні схеми або мультивібратори.

За словами П.Л. Ліндлі, інженера Американської лабораторії реактивного руху, типи тригерів, докладно описані нижче, вперше були обговорені на Курсі UCLA з Комп'ютерного дизайну 1954 року Монтгомері Фістером, а потім з'явилися в його Книзі «LogicalDesignofDigitalComputeRS»[1]. У той час Ліндлі працював в Hughes Aircraft під Керівництвом Елдреда Нельсона, який ввів термін JK для тригера, який міняв стан, Коли обидва входи були логічними "один". Інші імена придумав Фістер. Вони дещо відрізняються від деяких визначень, наведених нижче. Ліндлі пояснює, що чув історію про тригер JK від Елдреда Нельсона, який відповідає за введення терміну під час роботи в Hughes Aircraft. В той час тригери, що використовувались у Hughes, були такими типами, які стали називатися J-K.

Сучасний рівень електронної техніки в значній мірі визначається розвитком технологій цифрової схемотехніки. Зменшення розміру дискретного транзистора і збільшення площі використованих Кремнієвих пластин дають можливість забезпечувати схемотехнічну реалізацію алгоритмів досить високої складності. Це дало поштовх у розвитку Комп’ютерної техніки, телекомунікацій, мікропроцесорної техніки для управління складними технологічними процесами, побутової електроніки, пристроїв енергетичної електроніки. Поряд з розвитком технологій, інтенсивно вдосконалюються програмні засоби, які значно полегшують задачі проектування і моделювання складних електронних пристроїв на базі мікроконтролерів, ЕОМ, програмованих логічних матриць.
РОЗДІЛ 1. ТРИГЕРНІ СХЕМИ

Тригером є логічна схема з додатним зворотним зв’язком, яка має два стійких стани, і під дією зовнішніх сигналів переключається в будь-який стан та знаходиться в цьому стані необмежений час після припинення дії вхідних сигналів [2].

Тригери – це елементи з двома стійкими станами. Вони є найбільш поширеними функціональними елементами цифрових систем. Тригери застосовуються в лічильниках імпульсів, регістрах, запам’ятовувачах, розподілювачах сигналів, накопичувальних суматорах тощо. Тригери мають також самостійне застосування, наприклад, у приладах Керування, виконуючи важливі функції логічного перетворення та зберігання інформації.

Основне призначення тригера – це зберігання одного біта двійкової інформації: або логічного нуля (лог. 0), або логічної одиниці (лог. 1), тобто він є двостановим запам’ятовувачем. Двостанові тригери мають два виходи, рівні яких однозначно визначають стан тригера. Перший з виходів має назву прямого, або одиничного і позначається

, другий вихід інверсний, або нульовий

.

Розглянемо тепер одну з найпростіших схем, в якій є зворотній зв’язок з виходу на вхід (рис. 1.1).

Рисунок 1.1 – Схема зі зворотним зв’язком з виходу на вхід

Приведена схема навіть за зовнішнім виглядом має деякі особливості:

по-перше, ми не можемо говорити про один вихід, бо елементи об’єднані в Кільце і виходів буде стільки, скільки елементів;
по-друге, задавши традиційно повний перебір вхідних значень змінних х₁ х₂, побачимо, що проаналізувати стан схеми неможливо без допоміжних умов, які необхідно задавати заздалегідь;
по-третє, схема має позитивний зворотній зв’язок, подібно до генераторних схем, наслідком чого є те, що зміна станів окремих елементів відбувається майже одночасно для всіх елементів.

У цифровій схемотехніці такі схеми називаються тригерними схемами, або частіше просто тригерами.

У загальному вигляді тригерна схема має вигляд, що відповідає рис. 1.2.
Р

исунок 1.2 – Тригерна схема

У цифрових пристроях використовується велика Кількість різноманітних тригерів, але всі вони мають у своєму складі схему Керування (СК) та елемент пам’яті (ЕП), який має два виходи – прямий

та інверсний

, Котрі можутьприймати значення 1 або 0. Керування елементом пам’яті відбувається за допомогою входів S (Set – встановлення стану

= 1,

= 0) та R (Reset – повернення до початкового стану = 0,

= 1). Логічні значення сигналів залежать від значень вхідних логічних змінних х₁…х_n, сигналів синхронізації c₁…c_n , станів виходів елемента пам’яті

та

і логіки роботи схеми Керування.

У залежності від призначення схеми змінюється її логічна функція, Кількість входів x_n , Кількість та характер входів синхронізації.

У зарубіжній інженерній практиці всі тригерні схеми розділяються на дві групи.

Перша з них – flip-flop [3] – характеризується тим, що вибірка вхідних сигналів і відповідна зміна виходів визначається в моменти дії тактових часових сигналів (синхронні тригери). Особливість другої групи схем – latch – полягає в тому, що вони змінюють свій стан при зміні вхідних сигналів незалежно від наявності чи відсутності часових тактових сигналів.

RS-тригери

Схема RS-тригера, зібраного на логічних елементах 2АБО-НІ, приведена на рис. 1.3, а. Вона відрізняється від схеми, приведеної на рис. 1.1, тільки позначеннями входів та виходів.

Рисунок 1.3 – Схема RS-тригера (a) та його умовне позначення (б)

Завдяки симетричному вигляду, вона часто називається симетричним RS-тригером [2] (але зовнішня симетрія не означає симетрію електричних режимів роботи логічних елементів DD1, DD2). На рис. 1.3, б приведено його умовне позначення.

Стан тригера часто ототожнюється з сигналом на прямому виході

.

Особливість тригерних схем, на відміну від Комбінаційних, полягає в тому, що будь-який із станів є стійким при відсутності вхідних сигналів.

Припустимо, що R = S = 0, а

 1. Тоді на виході елемента DD1 зберігатиметься значення

= 0, яке забезпечує значення виходу

 1 елемента DD2, тобто підтверджує нульовий стан тригера.

Припустимо, що у цьому стані на входи тригера подано Комбінацію потенційних сигналів R = 0, S = 1. Тоді вихід елемента DD2 прийме значення

 0, а вихід елемента DD1 прийме значення

= 1. Вказаною Комбінацією вхідних сигналів ми запишемо сигнал S = 1 у тригер як один біт інформації. Змінити стан тригера на попередній можливо протилежною Комбінацією вхідних сигналів R = 1, S = 0. Якщо ми повторимо подачу цієї Комбінації вхідних сигналів при

= 0,

 1 , то стан тригера не зміниться. Таким чином, стан виходів тригера в момент часу, наступний за моментом подачі вхідних сигналів, залежить не тільки від Комбінації вхідних сигналів, але й від попереднього стану його виходів. Тому для аналізу схеми необхідне розподілення станів входів та виходів тригера у часі. Для цього попередні стани позначаються індексом n: S_n, R_n,

_n. Наступний стан тригера, в який той переходить у результаті дії Комбінації вхідних сигналів з урахуванням значень виходів у n-й момент часу, позначається як

_n+1,

_n_₁. Завдяки такому розподіленню станів та вхідних сигналів у часі з’являється можливість використовувати логічні функції для запису алгоритму роботи тригерів.

Повна таблиця станів RS-тригера (табл. 1.1) описує особливості його роботи. Звернемо увагу на те, що при S_n = R_n = 1, незалежно від

_n , стан виходів тригера є невизначеним.

Таблиця 1.1 - Таблиця станів RS-тригера

R_n	S_n	Q_n	Q_n+1
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	x
1	1	1	x

Дійсно, якщо подати на обидва входи таку Комбінацію сигналів, то на обох виходах з’являться логічні нулі (

_n+1 =

_n_₁=0). Але якщо ці сигнали одночасно зняти, задавши

_n+1 = R_n+1 = 0, то стан виходів буде невизначеним. Це пов’язано з тим, що після зняття сигналів у Кожному з логічних елементів буде протікати перехідний процес зміни станів, і результат його залежатиме від швидкодії елементів. Остання є величиною невизначеною. Тому розглянута Комбінація вхідних сигналів називається невизначеною Комбінацією, а перехід від такої Комбінації до нульової – забороненим переходом [4]. Фактично це означає, що при проектуванні цифрових пристроїв необхідно приймати міри для виключення подібних ситуацій.

Розглянемо більш детально роботу RS-тригера з точки зору забезпечення якості та надійності переходу з одного стану в інший, адже він широко використовується в якості елемента пам’яті більш складних тригерних схем. Подібні схеми часто називають бістабільними. Така назва витікає з того, що реально вона може знаходитись лише в одному з двох вказаних вище станів. Положення їх визначається точками перетину характеристик «вхід-вихід» логічних Ключів, відповідно до рис. 1.4, на якому зображені характеристики «вхід-вихід» елементів DD1 і DD2.

Рисунок 1.4 – Характеристики «вхід-вихід» елементів DD1 і DD2

Точки перетину характеристик 1 і 2 є точками стабільності. Але на рис. 1.4 існує ще одна точка перетину – точка 3, яка називається метастабільною, оскільки в ній Контурний Коефіцієнт підсилення будерівним 1. Положення точки 3 може бути обчислено і аналітичним шляхом, якщо існує аналітична залежність U_вих = f (U_вх), але простіше це зробити графічно, як зображено на рис. 1.4.

Особливість метастабільної точки полягає в тому, що поява незначного шуму миттєво призведе до переходу в одну з стабільних точок, як показано стрілками на рисунку. Дійсно, поява незначного шуму на виході DD1 приведе до аналогічного зростання напруги на вході DD2 наступним переходом у стабільну точку 1. Наявність метастабільної точки і необхідність її врахування в роботі цифрових схем обумовлено тим, що при незначній тривалості або амплітуді вхідних сигналів S і R схема може перейти в метастабільний стан.

Представивши табл. 1.2 y формі Карти Карно (рис. 1.5), помічаємо наступну особливість логічної функції: при значеннях S_n = R_n = 0 маємо

_n+1 =

_n, а для решти Комбінацій входів значення виходу

_n+1 не залежить відзначення

_n.

Rn	Sn	n+1
0	0	_n
0	1	1
1	0	0
1	1	x

Таблиця 1.2 – Мінімізована табл. 1.1

Рисунок 1.5 – Карта Карно

Це дає можливість мінімізувати табл. 1.1 (див. табл. 1.2) та одержати характеристичне рівняння тригера:

;

(1.1)

Перетворюючи рівняння (1.1) в базиси логічних функцій І-НІ, одержуємо:

;

(1.2)

Цим рівнянням відповідає схема рис. 1.6. Перше з них виконане на DD1, а друге на DD2. Цей тригер працює в інверсних Кодах.

Рисунок 1.6 – Тригер, що працює в інверсних Кодах

Зміна станів тригерних схем при подачі різних послідовностей вхідних сигналів зображується за допомогою графа переходів (рис. 1.7).

Розглянемо детальніше особливості побудови графа переходів тригера. Виходячи з таблиці станів, можемо розглядати тригер як пристрій з одним виходом

(

_n+1), оскільки другий вихід

(

) є лише інверсією першого.

Рисунок 1.7 – Граф переходів тригера

Вихід

може приймати два значення. Позначимо їх q₀ = 0 і q₁ = 1 як дві вершини графа. Вектор впливаючих сигналів позначимо буквою ρ. Він може приймати, у відповідності до табл. 1.2, значення ρ₀ 

, ρ₁ 

, ρ₂ 

, вектор ρ₀ не може змінювати стани тригера. Таку особливість на граф-схемі (рис. 1.7, а) зобразимо у вигляді дуги, що виходить з вершин і замикається на них. Вектор ρ₁ переводить тригер у стан q₁ = 1 і на граф-схемі зображується у вигляді дуги, що виходить з вершини q₀ і закінчується в q₁. Якщо тригер знаходиться в стані q₁, то впливаючий сигнал ρ₁ не змінить стану тригера. На граф-схемі це дуга, що замикається на стані q₁. Аналогічно, впливаючий сигнал ρ₂ переводить тригер зі стану q₁ в q₀ , а в стані q₀ не впливає на нього. Оскільки перехід з q₁ в q₁ забезпечується двома сигналами з однаковим результатом, то поєднаємо їх як:

(1.3)

Аналогічно маємо:

(1.4)

В результаті граф-схема переходів RS-тригера прийме вигляд рис. 1.7, б. Графи переходів відповідають часовим діаграмам, що ілюструють роботу тригера у часі. Крім того, часові діаграми дають більш детальну характеристику перехідним процесам у схемі.

Рисунок 1.8 – Часові діаграми роботи тригера

На рис. 1.8 наведені часові діаграми роботи тригера, схему якого зображено на рис. 1.3, а. Елементи тригера перемикаються послідовно. Запуск тригера відбувається за фронтом вхідного сигналу S у момент часу, Коли його значення досягне порогового рівня спрацьовування логічного елемента DD2. Вихідний стан

 1 логічного елемента DD2 змінюється, і в момент часу, Коли потенційний рівень спаду сигналу

зменшиться до рівня порогової напруги елемента DD1, останній починає перемикатись. На рис. 1.8 послідовність перемикання показана стрілками.

Інтервал часу перемикання визначається з моменту t₁ початку дії сигналу S до моменту t₂ – завершення перемикання логічного елемента DD1. Цей інтервал часу t₃ , що зветься часом затримки на перемикання, дає можливість оцінити мінімальну тривалість вхідних сигналів, при якій гарантовано будуть змінюватися стани тригера.

З опису процесу перемикання витікає, що t₃ тригера визначається сумою часових затримок двох базових логічних елементів, на яких він виготовлений.

У довідковій літературі для Кожного тригера приводиться таблиця станів, аналіз якої дозволяє визначити всі режими роботи пристрою.

RS-тригери у багатьох випадках використовуються як самостійні пристрої в тих ситуаціях, Коли одним сигналом необхідно встановити якусь умову, а іншим – її зняти. Таке їх використання передбачається у Контролерах і мікроконтролерах у складі регістрів ознак. Здебільшого RS-тригери використовуються у складі більш складних схем тригерів, модулів пам’яті. Вони знаходять широке використання в пристроях електронної автоматики.

1 2 3

скачати

© Усі права захищені
написати до нас