1   2   3
Ім'я файлу: Синтез_комбінаційних автоматів.doc
Розширення: doc
Розмір: 2009кб.
Дата: 03.05.2021

4.6.2 Аналіз комбінаційних схем
Задача аналізу комбінаційних схем є зворотною відносно задачі синтезу комбінаційних схем. Вихідними даними у цьому випадку є комбінаційна схема. Необхідно описати схему аналітичними формами функцій, що реалізує схема, у заданому функціональному базисі.

На першому етапі аналізу необхідно вилучити зі схеми елементи, які не несуть функціонального навантаження. Прикладом таких елементів є повторювачі, що використовуються як підсилювачі сигналів.

На другому етапі складають аналітичну форму функції, яку реалізує задана схема. Для цього виходи логічних елементів позначають різними символами і записують формулу у вигляді поетапної суперпозиції згідно з топологією схеми.

Необхідну аналітичну форму можна одержати після застосування операцій перетворення логічної інформації в заданій алгебрі.

Наведемо приклад аналізу комбінаційного пристрою без пам'яті (рис. 4.25). Він містить 2 елементи НЕ, 2 елементи І, елемент АБО, елемент АБО-НЕ.



Рисунок 4.25 – Функціональна схема КС, що підлягає аналізу
1. На функціональній схемі проміжні виходи логічних еле-ментів (ЛЕ ) позначаємо символами проміжних змінних z1, z2, z3, z4.

2. Визначимо і запишемо функції безпосередніх зв'язків, що встановлюють залежності виходу кожного ЛЕ від його входів на основі елементарних логічних функцій:

;



3. Шляхом підстановок виключаємо всі внутрішні змінні:





Отримуємо залежності виходів комбінаційної схеми y1 i y2 від його входів x1, x2 і x3 у вигляді ДДНФ шляхом використання тотожностей і співвідношень алгебри логіки:



4. Складаємо таблицю істинності враховуючи те, що за виглядом конституент одиниці, які входять до ДДНФ, можна визначити логічні значення змінних на тих наборах, на яких функція приймає одиничні значення. Наприклад, конституента визначає логічні значення 1, 1, 1 змінних х1, х2 і х3 відповідно; конституента 1, 1, 0 змінних х1, х2 і х3 і т. п. Отримана таким чином таблиця істинності має такий вигляд:
Таблиця 4.8 –Таблиця істинності для КС рис. 4.25

Входи

Вихід

F(x)

x3

x2

x1

0

0

0

0

0

0

1

0

0

1

0

0

0

1

1

1

1

0

0

1

1

0

1

1

1

1

0

0

1

1

1

1


Комбінаційні схеми за перехідного процесу можуть формувати короткочасні вихідні сигнали, не передбачені таблицею істинності. Це обумовлено наявністю в схемі шляхів з різною тривалістю проходження сигналів від входів схеми до виходів. Наприклад, у схемі напівсуматора на рис. 4.20 від входів до виходів сигнал може проходити 1 або 3 елементи. Ця проблема відома як проблема «гонок», яка обумовлює так званий «ризик збою» в комбінаційних схемах.

Для усунення збою використовується декілька методів.

Перший метод - синхронізація передачі сигналів від однієї схеми в іншу. При цьому інформаційний сигнал тактується синхросигналом, який забезпечує прийом інформаційного сигналу в подальших пристроях після закінчення перехідних процесів у схемі, що формує цей сигнал. Недолік такого методу – зменшення швидкодії КС.

Другий метод пов'язаний із встановленням фільтрів для вихідних сигналів на тих виходах комбінаційної схеми, де можуть виникати помилкові сигнали (рис. 4.26)



Короткочасні сигнали затримуються на елементі затримки перед поданням на один з входів вихідного елемента фільтра, наприклад, на повторювачі. За рахунок такого рознесення в часі короткочасних сигналів помилкові сигнали на виході фільтра відсутні. Цей спосіб може застосовуватися лише для окремих, зазвичай експериментальних, схем і не розрахований на масове виробництво.

Третій метод (метод Хаффмена) - введення структурної надлишковості. Основна ідея методу: для отримання схеми, вільної від змагань, необхідно і достатньо для кожної пари суміжних (тобто відрізняються на один розряд) станів входів, для яких вихідна функція схеми має однойменні значення (нульові для ДКНФ або одиничні ДДНФ), знайти принаймні один терм функції, який покриває обидва стани. Стосовно до діаграм Вейча-Карно це означає, що кожна пара сусідніх однаково зазначених клітин діаграми повинна бути включена в загальний контур (рис.4.27).


Рисунок 4.27 - Включення в покриття надлишкового контуру
Мінімальне покриття діаграми Вейча-Карно визначає функцію , яка відповідає найбільш простій КС. Введення надлишкового контуру (на малюнку цей контур заштрихований) призводить до функції

,

яка описує більш складну, але і більш надійну схему.
4.6.3 Синтез типових комбінаційних пристроїв цифрових автоматів
До числа типових комбінаційних пристроїв можна віднести суматори, перетворювачі кодів різного роду, в тому числі шифратори і дешифратори, пристрої порівняння та інші.
4.6.3.1 Синтез суматорів

Двійковим суматором називають схему, яка виконує операцію додавання цифрових кодів двох чисел. Суматори є ядром арифметико-логічних пристроїв, що виконують арифметичні й логічні операції з числами.

Комбінаційними називають суматори, реалізовані у вигляді комбінаційної схеми. Окрім комбінаційних, існують ще нагромаджувальні суматори, які містять ще й регістрову пам’ять. Регістр акумулює результати підсумовування так, що наступний доданок додається до збережуваного в ньому результату попереднього додавання. Такі суматори часто називають акумуляторами.

За кількістю входів розрізняють півсуматори, повні однорозрядні та багаторозрядні суматори.

В багаторозрядних суматорах паралельної дії числа-доданки надходять на входи суматора в паралельному коді, результат видається також паралельним кодом на його виходах. Таким чином, багаторозрядний суматор додає n-розрядні двійкові числа і має 2n входів і n виходів. Багаторозрядний суматор будується з потрібної кількості однорозрядних суматорів, кожен з яких формує значення тільки одного з розрядів суми.

Однорозрядні суматори можна класифікувати за кількістю входів на такі типи:

- двовходовий, який називається півсуматором;

- тривходовий, який називається повним однорозрядним суматором.

Півсуматором називають пристрій, який виконує операцію додавання однобітових чисел без урахування переносу з попереднього (молодшого) розряду. Таблицю істинності для нього (табл. 4.9) можна скласти на базі таблиці додавання зазначених чисел.
Таблиця 4.9 – Таблиця істинності півсуматора

Двійкові числа-доданки

Сума

Перенесення

а0

в0

S0

P1

0

0

0

0

0

1

1

0

1

0

1

0

1

1

0

1

Табл. 4.9 засвідчує, що півсуматор HS повинен мати два входи і два виходи, один з яких – вихід суми S0, а другий – вихід перенесення Р1. Відповідно до даної таблиці ДДНФ для S0 та Р1 мають такий вигляд:

, (4.49)

(4.50)

З вигляду цих виразів видно, що вони не містять кон’юнкцій, що склеюються між собою, тому етап мінімізації не виконуємо. Побудувавши ці функції в заданому базисі, отримаємо функціональну схему півсуматора. Схема HS в базисі І, АБО, НЕ представлена ​​на рис. 4.28.



Кількість логічних елементів в схемі напівсуматора можна скоротити. Для цього виразимо функцію S в КНФ (з викори-станням законів виключеного третього і розподільчого і проведемо перетворення:
,

.

Отже отримали:


Функціональна схема такого напівсуматора представлена ​​на рис. 4.29 (в базисі І, АБО, НЕ).




У випадку додавання багаторозрядних чисел півсуматор можна використовувати тільки в найправішому, молодшому розряді багаторозрядного суматора, оскільки в ньому не передбачено врахування можливого перенесення з попереднього розряду. Пристрій, який за значенням аі та bi доданків А і B та за значенням перенесення Рі з попереднього молодшого розряду формує значення розрядної суми Si та перенесення Рі+1 в старший розряд, називають однорозрядним суматором. Таблиця істинності (табл. 4.10) однорозрядного суматора дає змогу записати логічні вирази для суми Siта перенесення pі у вигляді ДДНФ:
(4.51)

(4.52)

Таблиця 4.10 – Таблиця істинності однорозрядного

суматора

Входи

Виходи

Значення cуми для півсуматора

pi

ai

bi

Si

Pi+i

0

0

0

0

0

0

0

0

1

1

0

1

0

1

0

1

0

1

0

1

1

0

1

0

1

0

0

1

0

0

1

0

1

0

1

1

1

1

0

0

1

1

1

1

1

1

1

0


Вираз (4.52) можна звести на підставі аксіом алгебри попарним склеюванням перших трьох кон’юнкцій з останньою:
. (4.53)
Функціональне позначення однорозрядного комбінаційного суматора зображено на рис. 4.30, а його логічна схема, яка реалізує співвідношення (4.51) та (4.53), показана на рис. 4.31.




Для реалізації схеми повного суматора на півсуматорах пе-ретворимо логічні функції S і Р наступним чином.



Перший півсуматор (HS1) має входи bi і Pi, другий (HS2) - входи ai і SHS1.

  Відповідна цим функціям структурна схема повного суматора зображена на рис. 4.32.



За допомогою однозарядних суматорів можна побудувати підсумовуючі пристрої для складання багаторозрядних двійкових чисел, які можуть бути послідовного або паралельного дії.

Паралельний багаторозрядний суматор n-розрядних чисел являє собою в найпростішому випадку об’єднання nоднорозрядних суматорів, послідовно від молодших до старших з’єднаних колами перенесення (рис. 4.33).



Рисунок 4.33 - Структурна схема паралельного чотирирозрядного суматора з послідовним перенесенням
Схема паралельного суматора з послідовним перенесенням має порівняно невелику швидкодію, бо сигнали суми Sй перенесення Р у кожному і-му розряді формуються тільки після того, коли надійде сигнал перенесення з (і-1)-го розряду. Із схеми на рис. 18.5 бачимо, що максимальна затримка формування суми на виході старшого розряду в найгіршому випадку складатиметься із суми затримки всіх попередніх розрядів і власної затримки формування суми:

,

де і – затримки формування відповідно перенесення й суми в однорозрядному суматорі.

Швидкість поширення перенесення підвищують різнимим способами: мінімізацією довжини з’єднань і шкідливих ємностей у монтажі, використанням швидкодійних елементів у колі перенесення й спеціальних структурних методів прискорення останнього, зокрема застосування кіл паралельного перенесення.

Крім комбінаційних підсумовуючих пристроїв, застосовуються накопичувальні суматори (суматори з пам'яттю, або акумулятори), які не тільки підсумовують доданки, а й запам'ятовують отриману суму.

Наромаджувальним називають суматор, який реалізує операцію підсумовування згідно з формулоюS=S+A. Цей запис означає, що до вмісту суматора, який зберігається в його пам’яті, додається черговий доданок і результат лишається в пам’яті, замінюючи собою старий вміст.

Організація нагромаджувальних суматорів на базі комбініційних схем потребує використання запам’ятовувальних регістрів.

У схемі на рис. 4.34 регістри А і В– регістри відповідно доданка й суми. Перед початком підсумовування регістр В ставлять у нульовий стан. Після виконання першого циклу додавання результат підсумовування з виходу комбінаційного суматора через схеми АБО переписується в регістр В. Результат підсумовування таким чином можна знову подавати на додавання з новим значенням доданка А. Зрозуміло, що регістр В треба виготовляти на двотактних тригерах.




Рисунок 4.34 - Структурна схема накопичувального суматора



4.6.3.2 Синтез дешифраторів

Дешифратором називають комбінаційну схему з кількома входами й виходами, яка перетворює код, поданий на входи, в сигнал на одному з виходів.

Двійкові дешифратори перетворюють двійковий код у код „1 із N”. Якщо на n входів такого дешифратора подано двійкові змінні, то на одному з 2n виходів виробляється сигнал 1, а на решті зберігається сигнал 0. Дешифратор, який має N=2n виходів, називається повним. Коли частини вхідних кодів не використано, то N<2n і дешифратор неповний.

Синтезуємо схему повного двійкового дешифратора на два входи. Така схема повинна мати чотири виходи, а її функціонування можна описати таблицею істинності (табл. 4.11).

Таблиця 4.11 – Таблиця істинності дешифратора

Входи

Функції виходів

a1

a0

D0

D1

D2

D3

0

0

1

0

0

0

0

1

0

1

0

0

1

0

0

0

1

0

1

1

0

0

0

1


Згідно з табл. 4.11 логічні вирази функції виходів можна зобразити у вигляді ДДНФ:



У загальному випадку вихідні функції дешифратора на n входів описує система логічних виразів, зображених за ДДНФ конституентами одиниці:

Із системи рівнянь випливає, що для побудови повного дешифратора треба мати N логічних елементів І з n входами в кожному (рис. 4.35).



Рисунок 4.35 – Логічна схема дешифратора а два входи (а) і його позначення на функціональних схемах



Дешифратори даного типу називають лінійними. Вони мають найбільшу швидкодію. Проте, коли вхідний код має велику розрядність, реалізовувати їх важко, оскільки треба застосувати кон’юнктори з великою кількістю входів і буде велике навантаження на джерела вхідних сигналів. Сумарну складність лінійного дешифратора визначає вираз .

Дешифратор можна спростити, якщо побудувати його за каскадною або прямокутною схемою [8].
4.6.3.3 Синтез шифраторів

Двійковим шифратором називають комбінаційну схему, яка перетворює код „1 з N” у двійковий. Шифратор виконує перетворення, зворотне дешифратору.

Коли збуджено одне з вхідних кіл шифраторів, на його виходах формується двійковий код номера збудженого кола. Повний двійковий шифратор має 2n входів і n виходів. Одне з основних призначень шифратора – перетворення десяткових чисел, введених з клавіатури, в двійковий код (тетради двійково-десяткового коду 8-4-2-1). У цьому випадку потрібний неповний шифратор „1 з 10” в двійковий код 8-4-2-1. Розглянемо на його прикладі принципи синтезу схеми шифратора.

Закон функціонування шифратора зобразимо його таблицею істинності (табл. 4.12).
Таблиця 4.12 – Таблиця істинності шифратора

Збуджуючий

вхід

Виходи

а3

а2

а1

а0

D0

0

0

0

0

D1

0

0

0

1

D2

0

0

1

0

D3

0

0

1

1

D4

0

1

0

0

D5

0

1

0

1

D6

0

1

1

0

D7

0

1

1

1

D8

1

0

0

0

D9

1

0

0

1


На підставі табл. 4.12 логічні вирази у формі ДДНФ запишемо для вихідних сигналів так:


Схемно реалізовувати шифратор зручно на елементах І-НЕ, тому зробимо еквівалентне перетворення одержаних співвідношень:



Схему шифратора, що реалізує дані вирази, зображено на рис. 4.36.


Рисунок 4.36 - Схема шифратора (а), та його умовне позначення (б)
1   2   3

скачати

© Усі права захищені
написати до нас