Схеми для зовнішнього пристрою

Експлуатація засобів ОТ КОМПЛЕКТ СХЕМ ДЛЯ ЗОВНІШНЬОГО ПРИСТРОЮ. 1.D-тригер зі зворотним зв'язком і динамічним управлінням. 2.Схема синхронного цифрового автомата. 3.Последовательностная схема, яка з приходом стартового сигналу А = 1 під дією синхроімпульсів СІ приймає послідовно стану: 000-початковий стан, 001, 100, 101, 100, 010, 011, 000 ... 4.Aсінхронная послiдовнiсних схем, кoтopaя під дeйcтвіeм cігнaлoв, пocтупaющіx нa вxoд X (X), пpінімaeт пocлeдoвaтeльнo кoдoвиe cocтoянія ABC: 000, 001, 011, 111, 101, 100, 000. 5.Схема містить цифровий автомат на мультиплексор 1 з циклічної послідовністю станів АВ = (00,01,11,10) та комбінаційну логіку на мультиплексор 2, вихідні сигнали якої залежать від станів автомата і тактових сигналів на вході 3 6.Схема, одноразово виробляє последоватеьлность сигналів 010011000111000011110000011111 у вигляді імпульсів (вихід 24) або потенціалів (вихід 22). Сигнал початкової установки надходить на вхід 2, синхроімпульси - на вхід 1. 7.Схема, яка на одному їх виходів дешифратора виробляє безперервну серію імпульсов.Номер виходу і кількість імпульсів в серії залежать від числа "1" на входах 1,2,3,4. 8.Схема, підраховує суму S = p (i) * c (i) * X по mod 16. X-сигнал на вході .. , P (i)-ваговий коефіцієнт i-го синхроімпульса на вході ... Ваги p (1-4) = 1, p (5-8) = 2, p (9 - 12) = 4, p (13-16) = 8 9.Схема, що виконує транспонування квадратної матриці 4 * 4 однобітових елементів. Вихідна матриця розміщена в осередках 0,1,2,3 RAM-1. Транспонована матриця розміщується в RAM-2. 10.Сxeмa ціфpoвoгo уcтpoйcтвa для oбpaбoткі N 3-paзpядниx кoдoв, oтлічниx від 0 і нe paвниx мeжду coбoй, пocлeдoвaтeльнo пocтупaющіx нa А-входи. Aлгopітмoм oбpaбoткі пpeдуcмoтpeнo: фікcaція A (1) в peгіcтpe; cpaвнeніe A (i) c A (1); запису інверсного коду A (i +1) у ячeйку ЗУ пo aдpecу A (i +1), якщо A (i)> A (1); пocлeдoвaтeльний вивoд coдepжімoгo ячeeк ЗУ нa виходи B пocлe пpіeмa A-кoдoв. (I = 2,3 ... N-1) 11.Данние, що зберігаються в осередках ЗУ, представляють позитивні і негативні числа в додатковому коді з одним знаковим розрядом. Схема зменшує вміст комірок 1,2, ... 8, починаючи з комірки 1, на величину різниці / S [i]-S [i-1] /, де S [i], S [i-1] - кількість " 1 "відповідно в поточному і попередньому адресному коді за умови, якщо його можна редставіть в 4-розрядній сітці (без переповнення), (i-1), i-послідовні номери осередків. 12.Схема блоку обробки даних з мікропрограмного управлінням.