Синтезу та аналіз комбінаційних схем

[ виправити ] текст може містити помилки, будь ласка перевіряйте перш ніж використовувати.

скачати

Зміст

1. Повний дешифратор з прямими виходами

2. Повний дешифратор з інверсними виходами

3. Неповний дешифратор (дешифратор коду Джонсона)

4. Шифратор (4-канальний пріоритетний шифратор переривань)

5. Мультиплексор. Мультиплексор-демультиплексор

6. Синтез КС на мультиплексорах (арифметичний суматор)

7. Перетворювач коду Грея в двійковий код 8-4-2-1

8. Вузол згортки по парності

Список літератури



1. Повний дешифратор з прямими виходами

Дешифраторами називаються КС, що входять до групи перетворювачів кодів. Дешифратор (декодер) перетворює вхідний n-розрядний двійковий код в унітарний (позиційний) код. В унітарній коді тільки на одній позиції розряд бере активну значення: на одній позиції 1, на інших - 0 (у дешифратора з прямими виходами) або на одній позиції 0, на решті - 1 (у дешифратора з інверсними виходами).

У залежності від кількості виходів k (кількості розрядів у вихідному коді позиційному) дешифратори можуть бути повними, неповними або селекторами. Повний дешифратор має n входів і k = 2 n виходів, неповний - n входів і k <2 n виходів, селектор - n входів і 1 вихід.

На рис. 10, а наведена таблиця істинності для повного дешифратора 3 × 8 (3 входи, 8 виходів) із прямими виходами, на рис.10, б - його умовне графічне позначення відповідно до ЕСКД, на рис. 10, в - результати його синтезу на ЛЕ основного базису.

З таблиці істинності випливає, що дешифратор реалізує систему вихідних логічних функцій y 0 ,..., y 7 від вхідних змінних x 2, x 1, x 0. Кожна функція містить тільки одне одиничне значення, тому її подання до СДНФ має вигляд y i = m i. Всі реалізовані дешифратором вихідні функції наведено на рис. 10, ст.

Зі сказаного випливає, що повний дешифратор на своїх виходах реалізує повний набір (2 n) минтермов. Тому дешифратор може бути застосований для реалізації довільних ПФ (систем довільних ПФ). Для цього ПФ представляються у СДНФ через диз'юнкцію відповідних минтермов.



2. Повний дешифратор з інверсними виходами

На рис.11, а наведена таблиця істинності для повного дешифратора 3 × 8 з інверсними виходами, на рис.11, б його умовне графічне позначення й реалізовані вихідні функції. Такий дешифратор реалізує на своїх виходах повний набір макстермов M i, так як всі його вихідні функції містять тільки одне нульове значення. Дешифратор з інверсними виходами також можна застосовувати для реалізації довільних ПФ, представлених у СКНФ через кон'юнкцію макстермов.

Сигнал E для дешифраторів є сигналом дозволу його роботи (E = 1), якщо E = 0 - не формується жоден минтерм (рис.10, б), жоден макстерм (рис.11, б).

3. Неповний дешифратор (дешифратор коду Джонсона)

Наведені приклади повних дешифраторів показують, що при отриманні схем не виконувалася мінімізація вихідних функцій, так як відсутні сусідні минтерм або макстерми.

Неповний дешифратор формує неповний набір минтермов (макстермов) - N з можливих 2 n для повного дешифратора (N <2 n). Отже, у складі наборів вхідних змінних немає кодових комбінацій, відповідних відсутнім минтерм (макстермам). Відсутні кодові комбінації є факультативними, що є підставою для мінімізації функцій виходів дешифратора і може зменшити складність схеми неповного дешифратора. У такому випадку неповний дешифратор є спеціалізованим перетворювачем коду, який для заданих вхідних кодових комбінацій формує відповідні контерми (дізтерми).

На рис.12 наведено приклад синтезу неповного дешифратора для декодування коду Джонсона. Код Джонсона - спеціальний цифровий код заданої розрядності n, в якому кодові комбінації формуються шляхом "витіснення" одиниць нулями, потім - навпаки (див. приклад на рис.12, а для n = 3). Кількість комбінацій коду Джонсона N = 2 n.

Таблиця істинності для розглянутого прикладу (рис.12, а) має всього 6 рядків, відсутні набори з номерами 2 та 5, які є факультативними, і яким у картах Карно для вихідних функцій дешифратора (рис.12, б) відповідають клітини, позначені знаком ×.

Мінімізація по картах Карно вихідних функцій дешифратора з включенням до подкуби факультативних клітин призводить до отримання для всіх функцій контермов другого рангу (замість минтермов третього рангу для повного дешифратора). Спеціалізований дешифратор для декодування коду Джонсона (рис.12, в) вимагає менших апаратних витрат у порівнянні з повним дешифратором 3 × 2 3, який теж можна для цього використовувати, задіявши потрібні виходи.

4. Шифратор (4-канальний пріоритетний шифратор переривань)

Шифратора називаються КС, що входять до групи перетворювачів кодів. Шифратор вирішує завдання, зворотну задачі дешифратора. Шифратор (кодер) перетворює вхідний унітарний (позиційний) код у вихідний двійковий код.

При проектуванні мікропроцесорних пристроїв часто виникає ситуація, коли кілька периферійних пристроїв (ПУ) одночасно хочуть зв'язатися з мікропроцесором (МП) для того, щоб виконати певні спільні дії (підпрограму, запитувану ПУ). У цьому випадку говорять, що ПУ виробляє сигнал переривання з метою перервати поточну роботу МП і перейти на підпрограму обслуговування цього ПУ.

Логічною завданням обробки всіх запитів переривань для КС, представленої на рис 13, а, є вироблення для МП сигналу INT, якщо є хоча б один запит I 0, I 1, I 2, I 3 на переривання від ПУ і отримання коду ПУ, яка зробила запит (адресного коду A 1 A 0), за яким МП знаходить потрібну підпрограму. При накладенні запитів (при збігу за часом) КС формує адресу ПУ, що має вищий пріоритет. КС, вирішальна таке завдання, називається пріоритетним шифратором.

Таблиця істинності рис.13, б відображає логіку роботи пріоритетного шифратора. Найвищий пріоритет має запит I 0, нижчий - I 3. Символ показує, що запит низького пріоритету ігнорується при збігу із запитом більш високого пріоритету.

Результати мінімізації логічних функцій INT, A 1, A 0 і КС для їх реалізації на ЛЕ основного базису наведено на рис. 13, в, г.

5. Мультиплексор. Мультиплексор-демультиплексор

Мультиплексорами називаються КС, що входять до групи комутаційних вузлів, що працюють як перемикачі цифрових сигналів. Логіку роботи мультиплексора розкриває 4-канальна (4-входові) механічна модель комутатора (рис.14, а). Рухомий контакт комутатора До встановлюється в позицію, що задається двухразрядний адресним кодом А 1, А 0, і сполучає відповідний нерухомий контакт з виходом y.

При цьому на вихід надходить вибраний за допомогою адресного коду цифровий сигнал D i.

Умовне графічне позначення 4-канального мультиплексора (MUX) наведено на рис.14, б, а на рис.14, в - узагальнена таблиця істин-ності, що відображає логіку його роботи. Структурна формула (рис.14, в) для логічної функції виходу мультиплексора y отримана з таблиці істинності в СДНФ і представлена ​​потім через минтерм, реалізовані дешифратором 2 × 2 2. Структурна схема 4-канального дешифратора, складена на основі дешифратора, показана на рис.14, м.

Демультиплексор (рис.15) виконує операцію, зворотну операції мультиплексора (рис.14, а), комутує сигнал D на один з 2 n виходів, де n - розрядність адресного коду виходу y i.

Як демультиплексора можна використовувати повний дешифратор з входом дозволу E (рис.10, б, в). Якщо подати комутований сигнал D на вхід дозволу E (E = D), то на адресується виході дешифратора буде сигнал, еквівалентний сигналу D.

Демультиплексор можна також реалізувати на основі використання інтегральних схем (мал. 14, д), званих мультиплексори-демультіплексори. У структуру такої схеми входять дешифратор і аналогові ключі (АК). Аналогові ключі виконуються по КМОП-технології і дозволяють створювати схеми з двонаправленої передачею сигналів як в аналоговій, так і в цифровій формі. Ключ управляється цифровим сигналом z i, що переводять його на замкнутий стан (z i = 1 - опір ключа мало), або розімкнене (z i = 0 - опір ключа велике). Для аналогових ключів входи і виходи невиразні, тому будь-який вхід x i може служити виходом, а будь-який вихід y i - Входом.

Мультиплексор-демультиплексор (мал. 14, д) виконує функцію демультиплексора, якщо з'єднати всі входи x = x 0 = x 1 = x 2 = x 3 та на об'єднаний вхід x подати сигнал D, тоді виходами є лінії y 0, y 1, y 2, y 3. Для отримання мультиплексора з'єднуються всі виходи, і об'єднаний вихід y = y 0 = y 1 = y 2 = y 3 є виходом мультиплексора.

6. Синтез КС на мультиплексорах (арифметичний суматор)

Логічна функція, що реалізується мультиплексором (рис.14, в) з n адресними входами, за структурою повністю збігається з СДНФ для функцій n змінних (1). З цього випливає, що будь-яку ПФ n змінних можна реалізувати тривіальним прямим способом, подавши змінні на адресні входи, а на входи D i - константи 0 або 1.

Більш ефективний (за критерієм витрат апаратних засобів) спосіб реалізації ПФ на основі мультиплексора, коли на інформаційні входи D i подаються не тільки константи 0 і 1, але і змінні і деякі функції від змінних, що виконуються простими ЛЕ (рис.16). У цьому випадку 4-канальний мультиплексор, що має два адресних входу, можна використовувати для реалізації функції трьох змінних y (x 2, x 1, x 0).

В якості прикладу розглянемо синтез логічної схеми однорозрядного арифметичного повного суматора на основі 4-канальних мультиплексорів. Таблиця істинності суматора наведено на рис.17, а. У таблиці: a i і b i - підсумовувані розряди, p i -1 - перенесення з (i -1)-го розряду; s i - значення суми; p i - перенесення з i - го в (i +1)-й розряд.

У СДНФ логічна функція перенесення p i має вигляд:

. (12)

Приймемо як адресні змінних A 1, A 0 відповідно змінні і перепишемо рівняння (12) у вигляді, відповідному логічному рівнянню 4-канального мультиплексора (рис.14, в)

. (13)

З зіставлення рівняння (13) і рівняння 4-канального мультиплексора (рис.14, в) слід: D 0 = 0, D 1 = p i -1, D 2 = p i -1, D 3 = ( ) = 1.

Простіше і наочніше виходять функції входів мультиплексора при використанні карт Карно. При зроблений вибір адресних змінних кожному з чотирьох інформаційних входів мультиплексора відповідає одна з чотирьох зон карти Карно, показаних на рис.17, б. Кожну з цих зон можна розглядати як двухклеточного карту Карно, яка задає логічну залежність сигналу входу D i мультиплексора від змінної p i -1, що не використовується в якості адресної змінної. Для виявлення цієї логічного зв'язку необхідно зіставити значення, що приймаються змінної p i -1, та значення функції (p i або s i ), Записані в клітинах карти. Ці значення або рівні, або перебувають у інверсної зв'язку, яке значення функції не залежить від змінної p i -1 (дорівнює 0 або 1).

Отримані за картками значення функцій входів мультиплексорів наведені на рис.17, в, г, а на рис.17, д - відповідна їм структурна схема арифметичного суматора, виконана на двох мультиплексорах із загальними адресними входами. На рис.17, е - умовне графічне позначення однорозрядного арифметичного повного суматора. Багаторозрядних арифметичні суматори (рис.17, ж - арифметичний суматор двох чотирирозрядний двійкових чисел) будуються на основі однорозрядних арифметичних суматорів (рис.17, е), на рис.17, з - умовне графічне позначення такого суматора.

Для функцій трьох змінних y (x 2, x 1, x 0) можливі три варіанти вибору адресних змінних А 1, А 0 (рис.18, а). Кожному варіанту відповідає свій спосіб поділу карти Карно на чотири зони, що визначають логічні функції інформаційних входів D j.

На рис.18, б приведені всі можливі варіанти вибору адресних змінних і поділу карт Карно на зони, якщо 4-канальний мультиплексор використовується для реалізації функції y (x 3, x 2, x 1, x 0) чотирьох змінних.

Вибір адресних змінних повинен бути оптимальним, оскільки складність функцій на інформаційних входах D j , А значить і КС в цілому, в загальному випадку залежить від зробленого вибору. Критерієм оптимальності вибору адресних змінних може служити кількість функцій, рівних 0 і 1, а також складність функцій, не рівних 0 і 1. Як адресних сигналів слід використовувати ті змінні, які входять до МДНФ найбільше число разів. У цьому випадку найбільшу логічну навантаження буде нести внутрішній дешифратор мультиплексора. Такий підхід до вибору адресних сигналів дозволяє виключити повний перебір всіх варіантів.

7. Перетворювач коду Грея в двійковий код 8-4-2-1

Код Грея є циклічним кодом, який використовується в системах контролю цифрових пристроїв, в перетворювачах механічних переміщень в цифровий код і т.д. Дві сусідні цифрові комбінації коду Грея відрізняються завжди значеннями тільки одного розряду. Такі комбінації утворять ланцюг завдовжки 2 n, де n - число розрядів в коді Грея.

На рис.19, а показані кодові комбінації ланцюга Грея для n = 2, які використовуються для завдання координат рядків і стовпців карт Карно для ПФ чотирьох змінних (рис.19, б). Якщо оминути всі клітини карти рис.19, б у напрямку стрілки і для кожної клітини записати її координати x 3, x 2, x 1, x 0, отримаємо всі (2 4) комбінації 4-розрядного коду Грея (рис.19, в ). Права частина таблиці містить всі комбінації двійкового коду 8-4-2-1.

Синтезується перетворювач повинен формувати для кожної комбінації коду Грея відповідну комбінацію коду 8-4-2-1.Задача синтезу зводиться до синтезу системи логічних функцій y 3, y 2, y 1, y 0 від змінних x 3, x 2, x 1, x 0. Карти Карно для цих функцій дозволяють отримати структурні формули для формування розрядів y 3, y 2, y 1, y 0 вихідного коду (рис.19, г). Дужкові перетворення всіх отриманих за картками вихідних формул (МДНФ) з використанням тотожностей алгебри логіки призводять до логічних виразів на основі операції (Що виключає АБО):

.

Структурна схема перетворювача коду Грея в двійковий код

8-4-2-1 наведена на рис.19, д, а на рис.19, е - умовне графічне зображення перетворювачів коду.

8. Вузол згортки по парності

Згорткою по парності цифрового коду (слова) x 3, x 2, x 1, x 0 називається логічне перетворення виду . Для n-розрядних кодів перетворення для функції p записується аналогічно. Логічна функція p є ознакою парного число одиниць в коді. Якщо число одиниць парне, то p = 1, якщо - непарне, то p = 0 (в істинності цього твердження можна переконатися методом перебору варіантів).

Згортка по парності дуже часто використовується для контролю по парності (контролю за паритетом) при передачі цифрових кодів по каналах передачі даних, при читанні їх з пристроїв пам'яті і т.п. Завдання контролю по парності - виявлення одиночних помилок в прийнятому з каналу зв'язку (або витягуваний з пам'яті) коді. Одиночної помилкою є заміна одиниці в якомусь одному розряді нулем або - навпаки.

Загальна схема організації контролю по парності показана на рис.20. Джерело даних для кожної кодової комбінації (для n-розрядного цифрового слова) формує ознака парності, який у якості додаткового (n +1)-го розряду відправляється разом з передаються словом в канал передачі даних. Передане (n +1)-розрядне слово має завжди непарне число одиниць. Якщо у вихідному коді число одиниць було непарним, то на виході КС1 значення контрольного розряду p = 0 не змінює число одиниць при передачі слова. Якщо ж число одиниць у вихідному коді було парних, то контрольний розряд для такого коду p = 1, і результуючий число одиниць у переданому (n +1)-розрядному слові стане непарних. На приймальному кінці каналу від отриманого (n +1)-розрядного слова знову береться згортка по парності e. Якщо значення цієї згортки дорівнює 1, то чи в переданому слові, або в контрольному розряді при передачі відбулася помилка.

Настільки простий контроль не дозволяє виправити помилку, але він дає можливість при виявленні помилки виключити невірні слова, зажадавши повторну передачу і т.п. Подвійну помилку контроль по парності не виявляє.

Розвитком принципу контролю по парності є коригувальні коди, наприклад код Хеммінга, який дозволяє не тільки виявляти, але й виправляти одиночну помилку. Можливість виправлення помилки грунтується на повтореної k раз процедурі контролю по парності, але не всього слова відразу, а k певних груп його розрядів. Слово розбивається на групи так, щоб номер будь-якого розряду, однозначно визначався за його належність чи неналежність до цих груп. За номерами груп, в яких виявлена ​​помилка, визначається номер спотвореного розряду. Виправлення помилки зводиться до інвертування спотвореного біта.



Список літератури

1.Пухальскій Г.І., Новосельцева Т.Я. Цифрові пристрої: Учеб. посібник для втузів. СПб.: Політехніка, 1996.

2.Угрюмов Є.П. Цифрова схемотехніка. СПб.: БХВ-Петербург, 2001.

3.Проектірованіе імпульсних і цифрових пристроїв радіотехнічних систем: Учеб. посібник для радіотехніч. спец. вузів / Ю. П. Гришин, Ю. М. Казарінов, В. М. Катик та ін; Під. ред. Ю. М. Казарінова. М.: Вищ. шк., 1985.

Додати в блог або на сайт

Цей текст може містити помилки.

Комунікації, зв'язок, цифрові прилади і радіоелектроніка | Реферат
45.7кб. | скачати


Схожі роботи:
Синтез логічної функції та аналіз комбінаційних схем
Складання логічних схем з метою проектування комбінаційних пристроїв
Аналіз та моделювання цифрових і аналогових схем
Аналіз можливих схем електрохімічних генераторів для автономних джерел електричної енергії
Методи синтезу та оптимізації
Енергія ядерного синтезу
Каталізатори синтезу метанолу
Доля термоядерного синтезу
Регулювання білкового синтезу
© Усі права захищені
написати до нас