1
По таблиці істинності отримуємо логічні вирази:  (3.5)  (3.6) За отриманими виразами будуємо принципову схему (рис.3. 3).  Малюнок 3.3 Принципова схема полусумматора. Споживану схемою потужність знайдемо за формулою:  . (3.7) де N - кількість логічних елементів у схемі;  - Потужність, споживана одним елементом. Кількість елементів у схемі одно 83 а потужність елемента -  . Підставляючи дані у формулу (3.7) отримаємо:  . Час обчислення буде максимально в разі формування перенесення послідовно в семи молодших розрядах суматора. Таким чином, час рахунку буде визначатися як сума часу формування переносу в семи молодших розрядах і часу формування вихідного сигналу в старшому розряді:  , (3.8) де  - Час спрацьовування одного логічного елемента;  - Максимальний шлях (кількість послідовно пройдених елементів) формування переносу в i-му розряді;  - Максимальний шлях формування результату у старшому розряді (3 елементи). Час спрацювання дорівнює 4  . Шляхи  для суматора (розряди 1 - 7) та для полусумматора (розряд 0) рівні трьом. Тоді за формулою (3.8) отримаємо:  . 3.2 Синтез регістрів Для зберігання і зсуву множника Y і суми S необхідний шестнадцатіразрядний регістр зсуву. Для зберігання множимо знадобиться одна восьмирозрядний регістр RgX. Структурна схема регістра зсуву показана на рис. 3.4, з якого видно, що необхідно синтезувати одну комбінаційну схему. Таблиця істинності для цієї схеми представлена в табл. 3.3, де значення керуючого сигналу W / S рівне нулю відповідає режиму запису, а рівне одиниці - режиму зсуву на один біт вправо за такт.  Малюнок 3.4 Структурна схема регістра зсуву. Таблиця 3.3 D | Q | S | J | X | 0 | 0 | 0 | X | 1 | 0 | 1 | 0 | X | 1 | 0 | 1 | X | 1 | 1 |
За наведеною таблицею істинності знаходимо логічні вирази, що описують роботу синтезується схеми, і приводимо їх до заданого базису.  (3.9)  Малюнок 3.5 Схема управління зрушенням. Принципова схема, яка за висловом (3.9), наведена на рис. 3.5. Восьмирозрядний регістр для зберігання Х буде представляти собою вісім JK - т риггери з об'єднаними тактовими входами. Потужність, споживану регістрами, визначимо за формулою  , (3.10) де  ,  - Кількість тригерів в регістрах RgX і RgY відповідно;  - Потужність, споживана тригером (12 мВт).  - Потужність, споживана схемою управління зрушенням (8 мВт). Підставивши чисельні значення у формулу (3.10), отримаємо:  . Час попереднього встановлення регістра одно часу передустановки тригера  , А час затримки - часу затримки тригера  . 3.3 Синтез лічильника За принципом формування вихідних сигналів лічильники бувають послідовні і паралельні. У перших кожен розряд лічильника встановлюється послідовно і попередній. У паралельних лічильниках перемикання відбувається паралельно всіх розрядів. Таким чином, послідовні лічильники мають затримку кратну розрядності, тому можуть застосовуватися в пристроях не критичних до швидкодії. Розробляється схема не дозволяє застосувати послідовний лічильник, тому буде застосовуватися паралельний (синхронний) лічильник. Так як необхідно рахувати до восьми, то лічильник буде трехразрядного. Такий лічильник можна синтезувати як цифровий автомат з кільцевим послідовним переміщенням. У цьому режимі при надходженні тактового сигналу на тригери записується інформація з комбінаційних схем, перетворюючих попередній стан лічильника в наступне. Стани лічильника наведені в таблиці 3.4. Таблиця 3.4 N | Q2 | Q1 | Q0 | D2 | D1 | D0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 0 | 0 | 1 | 0 | 1 | 0 | 2 | 0 | 1 | 0 | 0 | 1 | 1 | 3 | 0 | 1 | 1 | 1 | 0 | 0 | 4 | 1 | 0 | 0 | 1 | 0 | 1 | 5 | 1 | 0 | 1 | 1 | 1 | 0 | 6 | 1 | 1 | 0 | 1 | 1 | 1 | 7 | 1 | 1 | 1 | 0 | 0 | 0 |
 (3.11)  (3.12)  (3.13) Наводимо дані вирази до заданого базису:  (3.14)  (3.15)  (3.16) Схема такого лічильника показана на рис. 3.6.  Малюнок 3.6 Схема паралельного лічильника. Потужність, споживану схемою, визначимо за формулою  . (3.17) Підставляючи чисельні значення, отримаємо:  . Максимальний час затримки лічильника в паралельному режимі дорівнюватиме сумі часу затримки КС і часу затримки тригера:  . (3.18) Максимальний шлях сигналу в КС - 2 елементи. Тоді за формулою (3.18):  . У режимі рахунку швидкодію лічильника буде визначатися тільки параметрами тригера (  і  ) І логічних елементів (  ), Що в сумі менше отриманого раніше результату. Отже, в подальших розрахунках будемо використовувати значення  . 3.5 Синтез пристрої керування Пристрій керування являє собою цифровий автомат. У залежності від структури розрізняють два класи автоматів: автомат Мілі і автомат Мура. Різниця між ними полягає в тому, що в автоматі Мілі керуючі сигнали залежать як від поточного стану, так і від вхідних сигналів, а в автомата Мура - тільки від поточного стану. Відповідно до цього можна виділити наступні переваги: автомат Мілі може мати менше статків, ніж аналогічний автомат Мура, але автомат Мура більш перешкодозахищеність і надійний. Таким чином, вибираємо як структури пристрої керування автомат Мура. При синтезі цифрового автомата необхідно визначити розрядність регістра станів і синтезувати комбінаційні схеми КС1 і КС2. Побудова автомата Мура починається зі створення графа, що описує роботу схеми. Граф, що описує роботу розроблювального пристрою управління, представлений на рис. 3.8  Малюнок 3.8 Граф переходів пристрою. Далі визначаємо розрядність регістра станів за формулою: n =] log 2 N [(3.19) де n - розрядність регістра стану; N - кількість станів у графі. У нашому випадку отримаємо n = 2. Таким чином, для реалізації регістра станів буде потрібно два тригера. За графу будуємо таблицю станів цифрового автомата (табл. 3.5). Таблиця 3.5 Q (t) | Оповещающ. сигнали | Керуючі сигнали | Q (t +1) | Q1 | Q0 | U0 | U1 | V1 | V2 | V3 | V4 | V5 | D1 | D0 | 0 | 0 | 0 | X | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 1 | X | 0 | 0 | 0 | 0 | 1 | 0 | 1 | 0 | 1 | X | X | 1 | 1 | 0 | 0 | 0 | 1 | 0 | 1 | 0 | X | 0 | 0 | 0 | 1 | 1 | 0 | 1 | 0 | 1 | 0 | X | 1 | 0 | 0 | 1 | 1 | 0 | 0 | 0 | 1 | 1 | X | X | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
Позначення керуючих сигналів: V 1 - запис інформації в регістр RgX; V 2 - скид регістру RgY; V 3 - запис інформації в регістр RgY; V 4 - дозвіл роботи лічильника; V 5 - сигнал готовності результату Ready; По таблиці істинності визначимо функції, що описують роботу КС1 і КС2, і наведемо їх до заданого елементному базисі. Для КС2:  ; (3.20)  ; (3.21)  . (3.22) Для КС1:  ; (3.23)  . (3.24) З рівності виразів для сигналів  , І  можна зробити висновок, що на етапі проектування керуючого автомата виявляються можливості оптимізації, упущені при розробці структурної схеми операційної частини. Схема цифрового автомата представлена на малюнку 3.10. Для реалізації цифрового автомата потрібно 13 логічних елементів і 2 тригера. Таким чином, потужність споживання визначимо за формулою  . (3.25) Підставляючи чисельні значення, отримаємо:  .  Малюнок 3.10 Принципова схема керуючого автомата. Максимальний шлях сигналу через комбінаційну схему КС1 дорівнює 2-м елементам, і через КС2 - 2-м. Тоді час затримки комбінаційних схем визначимо за формулами:  , (3.26)  . (3.27) За формулами (3.26), (3.27) визначимо:  ,  . Час затримки і час попереднього встановлення регістра станів буде повністю визначатися відповідними параметрами тригерів:  ,  . 4. ПЕРЕВІРКА РОЗРАХУНКОВИХ ПАРАМЕТРІВ НА ВІДПОВІДНІСТЬ КОНСТРУКТИВНИХ ВИМОГАМ 4.1 РОЗРАХУНОК Тактовий сигнал Тимчасова діаграма тактового сигналу представлена на малюнку 4.1.  Малюнок 4.1 Тимчасова діаграма тактового сигналу. Пристрій управління (тригери регістру стану) тактується по фронту, а операційний частина - по спаду (тактовий сигнал на входи тригерів операційної частини подаються через елементи 2І-НЕ). Таким чином, тривалість активної фази сигналу  буде визначатися швидкодією пристрої керування, а фази  - Швидкодією операційної частини та комбінаційної схеми КС1. Визначальним чинником тривалості обчислень пристрої керування є готовність керуючих сигналів. Тому інтервал часу  буде визначатися часом затримки спрацьовування схеми КС2, часом передустановки регістра і часом затримки регістру:  . (4.1) Підставимо у формулу (4.1) чисельні значення вхідних величин, які визначені вище:  . Найбільше час для обчислення в операційній частині вимагатиметься в стані  , Так як в цьому стані проводиться підсумовування, що вимагає значно більших витрат часу в порівнянні з іншими операціями. Інтервал часу  буде визначатися часом затримки логічного елемента, инвертирующего тактовий сигнал, часом установки регістра RgY і часом формування біта перенесення в суматорі:  . (4.2) Підставивши чисельні значення, отримаємо:  . Тепер неважко визначити період тактового сигналу:  . 4.2 ВИЗНАЧЕННЯ МАКСИМАЛЬНОГО ЧАСУ ОБЧИСЛЕННЯ Максимальний час обчислення визначимо за формулою  , (4.3) де  - Максимальна кількість тактів. При множенні цілих чисел методом послідовного підсумовування максимальну кількість тактів буде визначатися величиною множника Y. Для восьмирозрядного множника при поєднанні операцій додавання і зсуву в один такт максимальним значенням є вісім. Крім цих 8 тактів знадобиться один такт для початкової установки регістрів і лічильника (стан  ) І ще один такт для установки сигналу READY після закінчення рахунку. Отже, загальне число тактів  , А максимальний час обчислення  або  . Отримане значення менше заданого обмеження 2 мкс. 4.3 ВИЗНАЧЕННЯ СПОЖИВАННЯ ЕНЕРГІЇ Споживана потужність пристроєм буде дорівнює сумі потужностей, споживаних усіма її складовими частинами (регістри X і Z, лічильник, суматор, схема порівняння, три логічних елемента 2І-НЕ і пристрій управління):  . (4.4) Підставляючи чисельні значення, отримаємо споживану пристроєм потужність:  . Реальна споживана потужність виявилася менше заданого обмеження 1000 мВт. ВИСНОВОК В результаті виконання даного курсового проекту було розроблено блок АЛП для множення двох позитивних двійкових чисел. Всі вимоги, обумовлені в технічному завданні, були виконані. Розроблений пристрій має по 8 входів для множника Y 0 - Y 7 і множника X 0 - X 7, вхід дозволу почала рахунку START з активним рівнем "1", вхід примусового скидання з активним рівнем "1" і вхід синхронізації з тактирование по фронту імпульсу ; 16 виходів результату Z 0 - Z 15 і вихід готовності результату READY з активним рівнем "1". Максимальний час рахунки . Споживана потужність  . СПИСОК ВИКОРИСТАНОЇ ЛІТЕРАТУРИ Курс лекцій з дисципліни "Технічне забезпечення і зовнішні пристрої ЕВС". / Под ред. А.В. Тютякіна - ОрелГТУ, 2000. Курс лекцій з дисципліни "Розрахунок і конструювання елементів ЕВС". / Под ред. І.І. Неврова - ОрелГТУ, 2000. Курс лекцій з дисципліни "Аналогова та цифрова електроніка". / Под ред. А.А. Робочого - ОрелГТУ, 1999.
Додати в блог або на сайт
Цей текст може містити помилки.
Комунікації, зв'язок, цифрові прилади і радіоелектроніка | Курсова
114.2кб. | скачати
Схожі роботи:
Побудова арифметико-логічного пристрою для виконання операції множення цілих чисел
Розробка пристрою логічного управління Структурний синтез
Схеми для зовнішнього пристрою
Блок складання двійкових чисел
Розподіл двійкових чисел у прямому зворотному і додатковому кодах
Розробка програм для мобільного пристрою
Множення і ділення цілих невід`ємних чисел у двійковому коді
Розробка пристрою сполучення для персонального комп`ютера типу IBM PC
Розробка двох уроків англійської мови для середньої школи
| 