Проектування цифрового фазового ланки Розробка загального

Міністерство освіти і науки РФ

РГРТА

Пояснювальна записка

до курсового проекту з дисципліни

"Цифрові пристрої та мікропроцесори"

Студент Доронін М. О.

Група 215 спеціальність 2015

2005

Зміст

Введення

Формалізація завдання

Розробка та опис загального алгоритму і функціонування фільтра

Лістинг програмного модуля обчислення вихідного відліку

Складання та опис електричної принципової схеми пристрою

Розрахунок швидкодії пристрою

Розрахунок АЧХ і ФЧХ пристрої для заданих і реальних значень коефіцієнтів. Оцінка стійкості пристрої

Висновок

Список використаних джерел

Введення

З впровадженням в промисловість цифрових технологій з'явилася можливість будувати пристрої обробки оцифрованих сигналів обчислювальним методом. Такий спосіб має ряд важливих переваг, таких як підвищена точність обробки, менша залежність параметрів від зовнішніх умов, а також можливість реалізації таких обробних пристроїв, які неможливо або важко було реалізувати в аналоговому вигляді. До таких пристроїв відносяться і цифрові фільтри, для яких стало можливим побудова різноманітних частотних характеристик шляхом їх аналітичної задачі. При цьому реалізовані і фільтри традиційних типів: нижніх частот, верхніх частот, смугові та режекторні.

За завданням потрібно спроектувати цифрове фазовий ланка, використовуючи набір К1821, що включає мікропроцесор ВМ85, ПЗУ і порти на мікросхемі РФ55, ОЗУ, таймер лічильник і порти на мікросхемі РУ55. Вхідний сигнал аналоговий, оцифровується за допомогою 8 - розрядного АЦП КР572ПВ3, після чого має вигляд відліків, що прямують через інтервал дискретизації. Після обробки сигнал у додатковому цифровому коді має передаватися у порт введення-виведення за алгоритмом з квітірованіем. Частота дискретизації F _Д = 8 кГц, розрядність вихідного сигналу 8. Обробка повинна відбуватися в реальному масштабі часу. При проектуванні слід дотримуватися двох критеріїв: мінімальна апаратна конфігурація пристрою і мінімальний час операцій обробки сигналу (обчислення). За певних умов ці критерії суперечать один одному.

Формалізація завдання

Мінімальна конфігурація МП-системи на основі набору К1821, характеристики АЦП (572ПВ3) і технічні вимоги щодо забезпечення їх роботи визначають функціональну схему розроблювального пристрою, наведену на рис.1.

Рис.1. Функціональна схема пристрою.

Вхідна напруга U _ВХ через узгоджувальний підсилювач подається на вхід AI 1 АЦП. Узгоджувальний підсилювач включений з метою збільшення розмаху вхідного напруги до необхідного для роботи АЦП. Зрушення вхідної напруги в робочу область АЦП здійснює напруга U _{C М,} що надходить на вхід AI 2. Опорна напруга U _ОП1 потрібно для роботи ЦАП, що входить до складу БІС 572ПВ3.

Коефіцієнт підсилення підсилювача: До _согл = D U _АЦП / D U _ВХ = 5.

Напруга зсуву: U _СМ = D U _АЦП / 2 = +5 В.

Опорна напруга: U _ОП1 = - 10 В.

Скидання і запуск АЦП здійснюється по входу / RD (при постійному значенні / CS = 0) імпульсом низького рівня з виходу TOUT таймера, налаштованого на формування імпульсів з частотою дискретизації F _Д.

Тактирование регістру послідовних наближень АЦП здійснюється тактовими імпульсами CLK МП-системи, які надходять через логічну схему І на тактовий вхід З LK АЦП. Високий рівень сигналу / BUSY, який встановлюється при закінченні перетворення, припиняє надходження імпульсів CLK на тактовий вхід АЦП.

Тактова частота перетворення АЦП не повинна перевищувати 1,5 МГц, тому приймемо F _{CLK АЦП} = F _{CLK МП} = 1,5 МГц. Якщо при такій тактовій частоті не забезпечується необхідну швидкодію фільтра, тактову частоту МП необхідно підвищити, а для тактирования АЦП використовувати дільник частоти F _{CLK МП} чи внутрішній асинхронний генератор тактових імпульсів, налаштований на частоту F _{CLK АЦП} вибором постійної часу времязадающей RC-ланцюга.

Час перетворення поточного відліку вхідної напруги в код складає 8 періодів тактової частоти: t _ПР = 8 T _{CLK АЦП} = 5,3 мкс.

Схема вибірки й зберігання (СТЗ) необхідна, якщо за час t _ПР = 5,3 мкс самий швидкоплинних сигнал (синусоїда з частотою f _У = 0,5 F _Д і з максимальною амплітудою) змінюється на відносну величину, що перевищує половину кроку квантування h: 0,5 h = 0,5 / 2 ⁸ = 0,00195. Максимальна зміна синусоїди на інтервалі t _ПР одно D x = sin 2 p f _У t _ПР = 0,13281. D x> 0,5 h, тому потрібна СТЗ для зберігання поточного відліку сигналу на час перетворення АЦП.

Частота дискретизації F _Д = 8 кГц формується апаратним таймером РУ55, в якому частота переповнення F _П в режимі 3 дорівнює F _Д. При використанні в якості вхідних імпульсів таймера тактових імпульсів CLK МП-системи (F _{CLK МП} = 1,5 МГц) початковий стан таймера одно

_.

При доповненні 14-розрядного двійкового коду N _{таймера} двома бітами 11, які задають режим 3, отримуємо біти,

які завантажуються в таймер при ініціалізації фільтра.

Узгодження коду АЦП і МП необхідно, так як числові значення на виході АЦП не відображають значення знакозмінного вхідного сигналу внаслідок подання на вхід AI 2 напруги зміщення U _СМ. Узгодження можна виконати зміщенням діапазону зміни чисел на виході АЦП в негативну область шляхом вирахування з кожного значення вихідного коду константи 1000 0000 _{(2) -} половини від максимального значення вихідного коду АЦП (додаток дає той же результат).

Форма представлення чисел (числових значень відліків вхідного сигналу) - правильна дріб з фіксованою комою: старший розряд - знаковий, кома, інші виконавчі розряди - числові. Таким чином, числові значення вхідного сигналу змінюються в діапазоні від - 1 до + 1.

Введення даних в МП доцільно здійснювати за сигналом готовності АЦП, використовуючи для цього переривання МП оповіщає сигналом / BUSY. Виберемо апаратне переривання динамічного типу - RST 7.5, яке дозволяється при установці маски переривання командою SIM. Для введення даних визначимо порт Р A (РУ55) у режимі простого введення без квитування.

Необхідність зберігання даних випливає з виду заданого різницевого рівняння. Рівняння використовує вхідні вибірку відліків (x _n, x _{n -1,} x _{n -2)} і вихідну (y _n, y _{n -1,} y _{n -2).} Всі вибірки мають бути доступні для обчислень, отже, повинні зберігатися в пам'яті МП-системи. Потрібна також обчислювати два поточних твори:

p _{1 n} = 0.85 x _n; p _{2 n} = 0.85 y _{n -2,} які також повинні зберігатися в пам'яті. Отже, 8 комірок ОЗУ (РУ55) при складанні програми необхідно визначити для зберігання даних у поточному циклі обробки вхідного сигналу (у поточному інтервалі дискретизації). Після обчислення вихідного відліку y _n, і запис його в ОЗУ, перед прийомом нового вхідного відліку необхідно зрушити відліки всіх вибірок в пам'яті: n-1-й відлік на місце n-2-го, n-й відлік на місце n -1 - го. Це потрібно для підготовки наступного циклу обчислень.

Переповнення розрядної сітки має місце, якщо при обчисленні різницевого рівняння отримано числовий результат, що виходить за межі - 1, + 1 при прийнятому 8-розрядному форматі представлення даних. Для запобігання переповнення розрядної сітки введемо масштабування (ослаблення) вхідних відліків шляхом їх множення на коефіцієнт масштабування k _М <1, при якому обчислення різницевого рівняння ніколи не дає неприпустимого результату.

Коефіцієнт k _М отримаємо, припустивши, що відліки в різницевому рівнянні приймають максимальні значення (- 1, + 1) і такі знаки, при яких складові різницевого рівняння складаються по модулю, тобто складаються за модулем коефіцієнти.

Підставивши відліки в рівняння для обчислення y _n і підсумувавши за модулем коефіцієнти, отримаємо y _{n мах} = 2,7, що є неприпустимим результатом. Звідси заданий коефіцієнт масштабування

k _М = 1 / y _{n мах} = 0,37.

Реальні значення коефіцієнтів різницевого рівняння і коефіцієнта k _М відрізняються від заданих внаслідок обмеження довжини розрядної сітки:

a = 0,85 ₍₁₀₎ »0,11011001 ₍₂₎ = 0,84765625 _(10);

k _М = 0,37 ₍₁₀₎ »0,01011110 ₍₂₎ = 0,3671875 _(10).

З цієї причини форма і параметри реальних частотних характеристик фільтра (АЧХ, ФЧХ) відрізняються від розрахункових. Можуть також порушуватися умови стійкості фільтру.

Алгоритм множення на коефіцієнт (на константу без знаку) доцільно реалізувати програмним способом на основі алгоритму множення вручну: арифметичні зрушення множимо вправо, відповідні позиціям одиниць множника, і накопичення суми часткових творів. Розряди множимо, що виходять у результаті зсуву за кордон розрядної сітки, втрачаються.

Якщо витрати часу на обчислення творів програмним способом не допускають обробку сигналу в реальному часі, для обчислення творів слід використовувати БІС апаратних перемножителя, які обчислюють твір за один машинний такт.

Вихідний стан апаратної частини і програми фільтру встановлюється при включенні харчування за сигналом апаратного вузла скидання (схеми скидання). При цьому:

• програмний лічильник (ВМ85) приймає нульове значення;

• скидається прапор дозволу переривань (ВМ85);

• порти ОЗУ (РУ55) налаштовуються так:

РА на введення;

РМ на висновок за сигналом готовності і квитирования;

• таймер (РУ55) зупиняється;

• вміст комірок ОЗУ і буферних регістрів портів (РУ55) зберігається.

З цього випливає, що переходу фільтра в робочий режим повинна передувати його налаштування (ініціалізація) на забезпечення прийнятого принципу функціонування, вибраних режимів роботи вузлів, заданих робочих характеристик.

Для налаштування портів ОЗУ (РУ55) потрібно задати значення керуючого слова.

Формат керуючого слова:

D7 D6 D5 D4 D3 D2 D1 D0

Біти РА і РВ керуючого слова задають напрямок передачі даних через порти РА і РМ (0 - введення, 1 - висновок).

Біти РС2 і РС1 визначають варіант використання порту С у відповідності з таблицею:

Тут і раніше використані наступні позначення:

INTR A (B) - запит переривання по порту РА (РВ);

BF A (B) - буфер порту РА (РВ) повний (зайнятий);

STB A (B) - керуючий сигнал запису, відповідний порту РА (РВ).

Біти IEA, IEB керуючого слова дозволяють (IE = 1) або забороняють вироблення сигналів переривання INTR.

Біти ТМ2, Тм1 містять код (ТМ2 Тм1) команди управління таймером. Опис команд приведено в таблиці.

Я вибрав таке значення керуючого слова:

D 7 D 6 D 5 D 4 D 3 D 2 D 1 D 0

1

1

0

0

0

0

1

0

Таким чином я налаштував ОЗУ (РУ55) наступним чином:

Таймер налаштований на третій режим роботи (Тм1 = 1; ТМ2 = 1);

Лінії порту С використовуються відповідно до вище наведеної таблицею при РС2 = 0 і РС1 = 0;

Порт А налаштований на введення даних (РА = 0).

Порт У налаштований на виведення даних по сигналу готовності і квитирования (РВ = 1);

Як вже говорилося вище введення даних в МП здійснюється за сигналом готовності АЦП, використовуючи для цього переривання МП оповіщає сигналом / BUSY. Ми вибрали апаратне переривання динамічного типу - RST 7.5, яке дозволяється при установці маски переривання командою SIM.

За командою SIM забезпечується установка нового стану маски відповідно до вмісту акумулятора:

А0 - А2 - відповідно маски RST 5.5, RST 6.5, RST 7.5;

А3 - дозвіл установки маски;

А4 - скидання тригера прийому запиту RST 7.5;

А5 - не використовується;

А6 - дозвіл виводу даних;

А7 - біт даних для виводу через SOD.

Установка маски забороняє відповідне переривання. Зміна маски відповідно до А0 - А2 виконується тільки при вирішенні її установки (А3 = 1). В іншому випадку функція установки маски пригнічується.

Для маски переривання RST 7.5 вміст акумулятора буде наступним (1В h):

A 0 = 1; A 1 = 1; A 2 = 0; A 3 = ​​1; A 4 = 1; A 5 = 0; A 6 = 0; A 7 = 0.

Розробка та опис загального алгоритму і функціонування фільтра

Загальний алгоритм функціонування фільтра будується на основі висновків і визначень, зроблених під час аналізу завдання, і включає в себе всі функції пристрою, реалізовані апаратно й реалізовані програмно. Він містить також всі сигнали і повідомлення, необхідні для взаємозв'язку апаратно-реалізованих і програмно-реалізованих операцій (сигнали та повідомлення, які забезпечують взаємодію апаратної частини фільтра і програми).

Загальний алгоритм функціонування фільтра наведено нижче.

Робота фільтра починається з подачі живлення на схему скидання. Імпульс, сформований схемою скидання (апаратний вузол), обнуляє лічильник команд МП і ініціює формування імпульсу скидання RESET для установки МП-системи в початковий стан.

Таким чином, запускається програма ініціалізації МП-системи, яка повинна починатися з нульового адреси. При ініціалізації: дозволяються переривання МП типу RST 7.5; в покажчик стека SP записується початкову адресу, з якого починається стек; порт Р A (РУ55) налаштовується на введення, а порт Р B (РУ55) - на висновок за сигналом готовності і квитирования; таймер (апаратний вузол) налаштовується на період переповнення, рівний Т _Д в режимі 3; таймер запускається для формування безперервної послідовності імпульсів з частотою дискретизації F _Д, які використовуються далі для взяття відліків вхідного сигналу і запуску АЦП (апаратного вузла). Програма ініціалізації завершується операцією зупину МП.

Зі стану зупину МП виводиться сигналом / BUSY (код АЦП готовий), що надходять на вхід RST 7.5 МП.

Наступні операції (введення, висновок, перетворення кодів, оперативні звернення до пам'яті, арифметичні перетворення) у кожному циклі роботи фільтра виконуються під управлінням робочої програми фільтра. Кожен робочий цикл МП є реакція на переривання (виконання підпрограми обслуговування переривання), тому після обслуговування переривання по команді повернення з підпрограми в кожному робочому циклі МП повертається в стан зупинки (в стан очікування чергового переривання).

Обгрунтування апаратної частини пристрою.

За завданням необхідно спроектувати цифровий пристрій, що працює як фазовий ланка. Це пристрій треба виконати на наборі К1821 і АЦП КР572ПВ3, що має розрядність 8. Набір К1821 складається з мікропроцесора К1821ВМ85, ПЗУ ємністю 2К x 8 біт і двох 8 - розрядних портів введення-виведення КР1821РФ55, статичного ОЗУ ємністю 258 x 8 (2048) біт, двох 8 - розрядних і одного 6 - розрядного портів введення-виведення і 14 -розрядного програмованого лічильника - таймера КР1821РУ55.

Повна структурна схема фільтра повинна містити і додаткові апаратні вузли.

АЦП КР572ПВ3 призначений для перетворення аналогового сигналу, що надходить на вхід фільтра, в цифровий код, який надходить в порт введення Р A РУ55.

Тактирование АЦП здійснюється від генератора тактових імпульсів, що входить до складу МП. Щоб забезпечити тактову частоту в межах 0,4 ... 1,5 МГц застосований двійковий реверсивний лічильник К555ИЕ7.

Тактирование АЦП здійснюється тактовими імпульсами CLK МП-системи, які надходять через логічну схему І (мікросхема К155ЛІ5) на тактовий вхід З LK АЦП. Високий рівень сигналу / BUSY, який встановлюється при закінченні перетворення в АЦП, подається через інвертор (мікросхема К155ЛН1) на логічну схему І, припиняючи надходження імпульсів CLK на тактовий вхід

Операційний підсилювач К154УД3 використовується як узгоджувальний підсилювач, на який подається вхідна напруга.

К1100СК2В - схема вибірки та зберігання. Використовується для запобігання втрати даних на вході АЦП.

Розробка та налагодження програми на мові команд мікропроцесора.

Робоча програма розроблена на основі спроектованого алгоритму функціонування пристрою і результатів аналізу та формалізації задачі. Програма прив'язана до мінімальної конфігурації апаратної частини фільтра.

Розподіл пам'яті ПЗУ:

0000 h ... .003 Bh - програма ініціалізації;

003 Ch ... .07 FFh - програма реакції на переривання RST 7.5.

Розподіл пам'яті ОЗУ:

5000 h, 5001 h, 5002 h - зберігання відліків x _n, x _{n - 1,} x _{n - 2;}

5003 h, 5004 h, 5005 h - зберігання відліків y _n, y _{n - 1,} y _{n - 2;}

5006 h, 5007 h - зберігання творів p _{1 n,} p _{2 n;}

50 FFh - початковий адресу стека.

; Програма "Фазовий ланка"

; Автор: студент гр.215 Доронін Максим Олегович

; Дата: 25 березня 2005

; Різницевих рівнянь: y _n = 0,85 x _n + x _{n - 2} - 0,85 y _{n - 2;}

; Визначення символічних імен

PA RU. EQU 7001 h; порт РА (РУ55)

PB RU. EQU 7002 h; порт Р B (РУ55)

RG RU. EQU 7000 h; регістр керуючого слова (РУ55)

TL. EQU 7004 h; молодший байт таймера

TH. EQU 7005 h; старший байт таймера

STL. EQU BBh; молодше слово для завантаження в тай-

; Заходів

STH. EQU C 0 h; старше слово для завантаження в таймер

SRU. EQU C 2 h; керуюче слово для налаштування

; Портів і пуску таймера (РУ55)

SPR. EQU 1 Bh; керуюче слово для налаштування

; Переривань

АХ. EQU 5000 h; адресу відліку x _n

АХ1. EQU 5001 h; адресу відліку x _{n -1}

Ах2. EQU 5002 h; адресу відліку x _{n -2}

АY. EQU 5003 h; адресу відліку y _n

АY1. EQU 5004 h; адресу відліку y _{n -1}

АY2. EQU 5005 h; адресу відліку y _{n -2}

АP1. EQU 5006 h; адресу твори p _{1 n}

А P 2. EQU 5007 h; адресу твори p _{2 n}

; Ініціалізація по сигналу "Скидання"

. ORG 0; початковий адресу програмного

; Модуля ініціалізації

DI; заборона переривань

LXI SP, 50 FFh; організація стека

MVI A, STL; налаштування таймера на частоту пере-

STA TL; полнения Т = Т _Д в режимі 3

MVI A, STH;

STA TH;

MVI A, SRU; настройка порту PA (РУ55) на введення,

STA RG RU; порту Р B (РУ55) на висновок по сигналу

; Готовності і квитирования

; І пуск таймера

MVI A, SPR; настройка режиму переривань

SIM;

EI; дозвіл переривань

M 1: HLT; останов, очікування переривання

JMP M 1; перехід на команду зупину

; Процесора після закінчення подпро-

; Грами обслуговування переривання

. ORG 3 Ch; початковий адресу програмної

; Реакції на переривання типу RST 7.5

LDA PA RU; введення поточного коду АЦП в акура-

; Мулятор

ADI 80 h; отримання додаткового коду

; Для поточного відліку

; Програмний модуль масштабування:

; Обчислення добутку

; X _n: = 0,01011110 x _n = (2 ^-2 + 2 ^-4 + 2 ^-5 + 2 ^-6 + 2 ^-7) x _n;

; Вхідний відлік зберігається в акумуляторі,

; Масштабованих відлік записати в осередок ОЗУ

; З адресою АХ

MOV H, A; x _n ® H

ARHL; арифметичні зрушення вхідного

ARHL; відліку і накопичення

MOV A, H; суми часткових творів

ARHL; в акумуляторі: (2 ^-2 x _n + 2 ^-4 x _n +

ARHL; + 2 ^-5 x _n + 2 ^-6 x _n + 2 ^-7 x _n) ® А

ADD H;

ARHL;

ADD H;

ARHL;

ADD H;

ARHL;

ADD H;

STA AX; запам'ятовування відліку x _n в пам'яті

; Програмний модуль обчислення виробленою

; Ня: p _{1 n} = 0,85 x _n »0,11011001 x _n =

; = (2 ^-1 + 2 ^-2 + 2 ^-4 + 2 ^-5 + 2 ^{- 8)} x _n;

; X _n зберігається в комірці ОЗУ з адресою AX;

; P _{1 n} записати в осередок ОЗУ з адресою AP 1

LDA AX; x _n ® A

MOV H, A;

ARHL; арифметичні зрушення відліку x _n

MOV A, H; і накопичення суми часткових

ARHL; творів в акумуляторі:

ADD H; (2 ^-1 + 2 ^-2 + 2 ^-4 + 2 ^-5 + 2 ^{- 8)} x _n ® А

ARHL;

ARHL;

ADD H;

ARHL;

ADD H;

ARHL;

ARHL;

ARHL;

ADD H;

STA AP 1; запам'ятовування p _{1 n} в пам'яті

; Програмний модуль обчислення виробленою

; Ня: p _{2 n} = 0,85 y _{n -2} »0,11011001 y _{n -2} =

; = (2 ^-1 + 2 ^-2 + 2 ^-4 + 2 ^-5 + 2 ^{- 8)} y _{n -2;}

; Y _{n -2} зберігається в комірці ОЗУ з адресою АY2;

; P _{2 n} записати в осередок ОЗУ з адресою AP 2

LDA AY2; y _n-2 ® A

MOV H, A;

ARHL; арифметичні зрушення відліку y _{n -2}

MOV A, H; і накопичення суми часткових

ARHL; творів в акумуляторі:

ADD H; (2 ^-1 + 2 ^-2 + 2 ^-4 + 2 ^-5 + 2 ^{- 8)} y _{n - 2} ® А

ARHL;

ARHL;

ADD H;

ARHL;

ADD H;

ARHL;

ARHL;

ARHL;

ADD H;

STA AP 2; запам'ятовування p _{2 n} в пам'яті

; Програмний модуль обчислення вихідного відліку:

; Y _n = p _{1 n} + x _{n - 2 -} p _{2 n}

; Складові зберігаються в осередках ОЗУ, результат

; Обчислення записати в осередки ОЗУ з адресою AY

LDA AX 2; x _{n - 2} ® A

LXI H, AP 1; завантаження адреси p _{1 n}

ADD M; p _{1 n} + x _{n - 2} ® A

INX H; отримання адреси p _{2 n}

SUB M; p _1n + x _{n - 2 -} p _2n ® A

STA AY; запис y _n в пам'ять

STA PB RU; висновок коду через

; Порт Р B (РУ55)

; Програмний модуль зсуву відліків

; В пам'яті

LHLD AX;

SHLD AX 1;

LHLD AY;

SHLD AY 1;

RET; повернення з підпрограми

; Обслуговування переривання

Лістинг програмного модуля обчислення вихідного відліку

Sun Apr березня 2005 15: 02

2500 AD8085 Macro Assembler - Version 4.02a

------------------------------------------

Input Filename: program.asm

Output Filename: program.obj

1; програмний модуль обчислення вихідного відліку:

2; yn = p1n + xn - 2 - p 2n

3; складові зберігаються в осередках ОЗУ, результат

4; обчислення записати в осередки ОЗУ

Травень 7002 PBRU EQU 7002h;

Червень 5002 AX2 EQU 5002h;

Липень 5003 AY EQU 5003h;

Серпень 5006 AP1 EQU 5006h;

Вересень 0000 3A лютого 1950 LDA AX2;

Жовтень 0003 21 червня 1950 LXI H, AP1;

Листопад 0006 86 ADD M;

Грудень 0007 1923 INX H;

13 0008 96 SUB M;

14 0009 32 03 50 STA AY;

15 000C 1932 лютий 1970 STA PBRU;

Defined Symbol Name Value References

8 AP1 = 5006 1910

6 AX2 = 5002 9

7 AY = 5003 1914

Pre CODE 0000

Pre DATA 0000

5 PBRU = 7002 1915

Lines Assembled: 15 Assembly Errors: 0

З метою перевірки на переповнення здійснено ручний і машинний прорахунок програми. В якості вихідного випадку взято випадок, коли всі відліки мають максимальне значення.

X _n = 1 ₍₁₀₎ = 0,1111111 ₍₂₎ = 7 F _(16); X _{n -2} = 1 ₍₁₀₎ = 0,1111111 ₍₂₎ = 7 F _(16);

Y _{n -2} = - 1 ₍₁₀₎ = 1,0000000 ₍₂₎ = 80 _(16); k _М = 0,37 ₍₁₀₎ »0,0101111 ₍₂₎ = 0,3671875;

x _n = X _n k _М = 0,9921875 * 0,3671875 = 0,3643188 ₍₁₀₎ »0, 0101110 ₍₂₎ = 2 E _(16);

x _{n -2} = X _{n -2} k _М = 0,9921875 * 0,3671875 = 0,3643188 ₍₁₀₎ »0, 0101110 ₍₂₎ = 2 E _(16);

y _{n -2} = Y _{n -2} k _М = - 1 * 0,3671875 = - 0,3671875 ₍₁₀₎ = 1,1010001 ₍₂₎ = D 1 _(16);

Різницеве ​​рівняння має вигляд: y _n = P _{n 1} + x _{n -2} + p _{n 2,} де з урахуванням похибки p _{n 1} = 0,84375 * x _n, p _{n 2} = 0,84375 * y _{n -2.}

p _n1 = 0,84375 * 0,3643188 = 0,3073939 ₍₁₀₎ »0, 0100111 ₍₂₎ = 27 _(16);

p _n2 = 0,84375 * (-0,3671875) = - 0,3098144 ₍₁₀₎ »1,1011001 ₍₂₎ = D9 _(16);

p _n2 = ï p _n2 ï = 0,3098144 ₍₁₀₎ »0,0100111 ₍₂₎ = 27 _(16);

y _n = 27 ₍₁₆₎ + 2E ₍₁₆₎ + 27 ₍₁₆₎ = 7C _(16).

Таким чином при ручному прорахунку переповнення не відбулося.

Машинний прорахунок програмного модуля обчислення вихідного відліку представлений на малюнку, де за адресою 5002 h записаний звіт x _{n -2,} за адресою 5006 h - твір p _{n 1,} за адресою 5007 h - твір p _{n 2,} за адресою 5003 h зберігається вихідний відлік y _n, 7002 h - порт Р B РУ55:

Результат машинного прорахунку збігається з результатом ручного прорахунку. Таким чином у процесі виконання програми переповнення не відбувається.

Складання та опис електричної принципової схеми пристрою

Електрична принципова схема цифрового фазового ланки містить наступні мікросхеми:

DD 1 - МП К1821ВМ85

DD 2 - ПЗУ КР1821РФ55

DD 3 - ОЗУ КР1821РУ55

DD 4 - двійковий реверсивний лічильник К555ИЕ7

DA 1 - ОУ К154УД3

DA 2 - СТЗ К1100СК2

DA 3 - АЦП КР572ПВ3

D 1.1 - інвертор К155ЛН1

D 2.1 - логічний елемент 2И К155ЛІ5.

Мікросхема К155ЛН1 містить 6 інверторів, мікросхема К155ЛІ5 містить 2 логічних елемента 2И.

Опишемо призначення висновків мікросхем.

К1821ВМ85:

1 - вхід лінії підключення кварцового генератора;

2 - вихід лінії підключення кварцового генератора;

3 - вихід скидання системи;

4 - вихід лінії послідовної передачі даних;

5 - вхід лінії послідовної передачі даних;

6 - вхід немаскируемого переривання з фіксованим вектором типу RST n (n = 4.5) вищого пріоритету;

7 - 9 - входи запиту замаскованого переривання з фіксованим вектором типу RST n (n = 5.5, 6.5, 7.5);

10 - вхід запиту векторного замаскованого переривання;

11 - вихід підтвердження переривання;

12 - 19 - мультиплексна шина адреси / даних;

20 - загальний;

21 - 28 - виходи адресної шини;

29, 33, 34 - виходи типу машинного циклу;

30 - вихід дозволу фіксації адреси: сигнал з'являється протягом такту кожного машинного циклу і дозволяє запис адреси в зовнішній регістр адреси;

31 - вихід управління записом;

32 - вихід управління читанням;

35 - вхід готовності пересилати або отримувати інформацію;

36 - вхід прийому сигналу скидання МП в початкове положення;

37 - вихід імпульсів синхронізації;

38 - вихід підтвердження захоплення шин адреси і даних;

39 - вхід запиту захоплення адресної шини і шини даних зовнішнім модулем;

40 - харчування (5В).

КР1821РФ55:

1, 2 - вхід вибору кристала;

3 - вхід синхронізації;

4 - вхід скидання (всі лінії обох портів налаштовуються на введення);

6 - вихід запиту стану очікування МП;

7 - вхід вибору портів або пам'яті;

8 - вхід управління читанням з портів (А або В);

9 - вхід управління читанням з ПЗУ;

10 - вхід управління записом в порти (А або В);

11 - вхід дозволу фіксації адреси, що поступає по шині AD0 - AD7 (висновки 12 - 19) у внутрішній регістр адреси.

12 - 19 - мультиплексна шина адреси / даних;

20 - загальний;

21 - 23 - вхід адреси (три старших розряду);

24 - 31 - двунаправленная шина даних порту А;

32 - 39 - двунаправленная шина даних порту В;

40 - харчування (5В).

КР1821РУ55:

1, 2, 5, 37 - 39 - двунаправленная шина даних порту С;

6 - вихід лічильника таймера;

7 - вхід вибору порту або пам'яті;

8 - вхід вибору кристала;

9 - вхід управління читанням даних з ВІС;

10 - вхід управління читанням даних з ВІС;

11 - вхід дозволу фіксації адреси, що поступає по шині AD0 - AD7 (висновки 12 - 19) у внутрішній регістр адреси.

12 - 19 - мультиплексна шина адреси / даних;

20 - загальний;

21 - 28 - двунаправленная шина даних порту А;

29 - 36 - двунаправленная шина даних порту В;

40 - харчування (5В).

КР572ПВ3:

1 - 4, 15 - 18 - біт даних;

5 - вихід стану;

6, 7 - входи керування;

8 - вхід тактирования;

9 - цифрова земля;

10 - харчування (5В);

11 - опорна напруга;

12 - зміщення характеристики перетворення;

13 - аналоговий вхід;

14 - аналогова земля

К1100СК2:

1 - вхід логічний;

2 - харчування (+);

3 - баланс;

4 - вхід;

5 - харчування (-);

6 - вихід;

7 - конденсатор зберігання;

8 - логічне опорне напруга.

Розрахунок швидкодії пристрою

Швидкодія фільтра в робочому режимі оцінимо як час, необхідний для обробки кожного переривання процесора. Робоча програма фільтра лінійна (не містить розгалужень), тому загальне число машинних тактів, необхідних для виконання програми, отримаємо як суму машинних тактів всіх послідовно виконуваних команд, складових робочий цикл процесора.

Сума машинних тактів робочого циклу програми дорівнює 570. При частоті процесора

і процесор не встигає виконати підпрограму обслуговування переривання, так як , Тобто інтервал дискретизації дорівнює 187 машинним тактів. Необхідно збільшити тактову частоту мікропроцесора до і скоригувати слово завантаження в таймер:

отримаємо керуюче слово таймера:

Необхідно провести корекцію в програмі, замінивши ці константи.

Прийняті раніше рішення з апаратної частини і програмі зміняться в мінімальному ступені, якщо при F _{CLK МП} = 4,8 МГц тактові імпульси для АЦП і таймер з частотою F _{CLK АЦП} = F _{CLK Т} = 1,2 МГц отримати шляхом поділу на чотири в рахунковому тригері.

Розрахунок АЧХ і ФЧХ пристрої для заданих і реальних значень коефіцієнтів. Оцінка стійкості пристрої

Різницеве ​​рівняння проектованого фільтру в загальному вигляді можна представити таким чином:

y _n = b ₂₀ x _n + b ₂₁ x _{n - 1} + b ₂₂ x _{n - 2 -} a ₂₁ y _{n - 1 -} a ₂₂ y _{n - 2}

Коефіцієнти b _{2 i,} a _{2 i} визначають характеристики фільтра.

При значеннях коефіцієнтів

b ₂₀ = 0.85; b ₂₁ = 0; b ₂₂ = 1; a ₂₁ = 0; a ₂₂ = 0.85

фільтр має АЧХ фазового ланки.

Різницеве ​​рівняння задає в тимчасовій області порядок одержання вихідної послідовності відліків з вхідної. Наведене рівняння відповідає однокаскадного цифрового фільтру: каскад обчислює вихідну послідовність y _n.

У z-площині властивості цифрового фільтра описує передатна функція H (z), яка при однокаскадний структурі і для наведеного вище різницевого рівняння має вигляд:

При z = e ^{j w T} = e ^{j 2 p fT,} де Т = Т _Д = 1 / F _Д (F _Д = 8 кГц) сигнал на вході фільтра - синусоїда з частотою f і з одиничною амплітудою, а функція H (e ^{j 2 p fT)} дорівнює частотній характеристиці фільтра, з якої можна отримати АЧХ і ФЧХ.

Значення коефіцієнтів різницевого рівняння визначають форму і параметри частотних характеристик, тому для виявлення впливу їх наближеного представлення слід розрахувати АЧХ і ФЧХ при заданих (точних) і реальних (наближених) значеннях коефіцієнтів:

H _T (2  f) = ô H _Т (e ^{j 2 p fT)} ô і H _P (2  f) = ô H _Р (e ^{j 2 p fT)} ô.

Розрахунок заданої та реальною ФЧХ за формулами:

= Arg (H _Т (e ^{j 2 p fT)} і = Arg (H _Р (e ^{j 2 p fT))}

,

Для проектованого фазового ланки:

Результати розрахунку заданої H _T (f) (на графіку суцільна червона лінія) і реальної H _P (f) (на графіку пунктирна синя лінія) АЧХ наведені на наступних графіках:

Для порівняння заданої і реальної АЧХ розглянемо невелику ділянку графіків цих характеристик:

Результати розрахунку заданої (На графіку суцільна червона лінія) і реальної (На графіку пунктирна синя лінія) ФЧХ наведені на наступних графіках.

Для порівняння заданої і реальної ФЧХ розглянемо невелику ділянку графіків цих характеристик:

Якщо все полюси системної функції , Тобто корені рівняння , По модулю не перевершують одиниці і лежать, таким чином, всередині одиничного кола з центром у точці , То фільтр буде стійкий.

Для проектованого фільтру є тільки один полюс. При заданих коефіцієнти він дорівнює , А при реальних (наближених) коефіцієнти . Тобто і, отже, цей фільтр буде стійкий.

Пристрій є стійким, тому що полюс z = - 0.9219544 передавальної функції H (z) входить в єдину коло на z - площині.

Висновок

У даному курсовому проекті було розроблено МП-пристрій. Також була складена програма, яка забезпечує роботу цього пристрою як фазовий ланка. Апаратна частина по можливості була мінімізована, а програма оптимізована, що забезпечує роботу пристрою в реальному масштабі часу. Основою цього пристрою є набір К1821 і АЦП КР572ПВ3, що відповідає завданню.

Список використаних джерел

1. Цифрові пристрої і мікропроцесори: Методичні вказівки до курсової роботи. / Сост.Н.І. Сальников, - К.: РРТІ, 1990 р. N 1767.

2. Рафікузаман М. Мікропроцесори і машинне проектування мікропроцесорних систем: У 2-х кн. Пер. З англ. - М.: Світ, 1988 р.

3. Щелкунов М.М., Діанов А.П. Мікропроцесорні засоби та системи. - М.: Радіо і зв'язок, 1989 р.

4. Мікропроцесорні комплекти інтегральних схем: склад і структура. Довідник / За ред. А.А. Васенкова, В.А. Шахнова. - М.: Радіо і зв'язок, 1982 р.

5. Програмування мікропроцесорних систем: Навч. посібник для вузів. / Под ред. В.Ф. Шаньгіна. - М.: Вища школа, 1990 р.

6. Федорков Б.Г., Телець В.А. Мікросхеми ЦАП і АЦП:

7. функціонування, параметри, застосування. - М.: Вища школа,

8. 1990

9. Балашов Е.П., Григор'єв В.Л., Петров Г.А. Мікро - і міні-ЕОМ: Навч. посібник для вузів. - Л.: Вища школа, 1984 р.

10. Перельман Б.Л., Шевельов В.І. Вітчизняні мікросхеми та зарубіжні аналоги: Довідник, "НТЦ Мікротех", 1998 р.

11. Мікросхеми для аналого-цифрового перетворення та засобів мультимедіа. Випуск 1 - М. ДОДЕКА, 1996 р.

12. Електронний довідник логічних мікросхем.