Особливості побудови цифрових вузлів засобів відображення інформації

КОНТРОЛЬНА РОБОТА ПО ТЕМІ:

Особливості побудови цифрових вузлів СОІ

1. Буферні запам'ятовуючі пристрої буквено-цифрових СОІ

Буферні запам'ятовуючі пристрої (БЗУ) виконують як модулі ОЗУ з довільною вибіркою на основі напівпровідникових накопичувачів - БІС ОЗУ Н _К, що об'єднуються в прямокутну матрицю з m _C рядів по m _P БІС у кожному ряду. Така організація забезпечує необхідні число комірок пам'яті ЗУ N _ЗУ і їх розрядність n _ЗУ. У модуль ЗУ входять також схеми узгодження вихідних і вхідних інформаційних та адресних сигналів і схема дешифратора адреси.

Необхідна розрядність n _ЗУ БЗУ і число елементів пам'яті N _ЗУ визначається відповідно до виразами

n _ЗУ = n _а; N _ЗУ = N _ЗНС * N _ТЗ,

а інформаційна ємність -

C _БЗУ = N _ЗУ * n _ЗУ.

Необхідну швидкодію (роздільна здатність) визначається виходячи з необхідного часу вибірки щодо адреси:

t _А £ b _Г (1 - a _З) / (N _ЗНТС f _С) - t _ВПЗУ - t _DCrA - t _{D согл,}

де t _ВПЗУ - час вибірки ПЗУ знакогенератора; t _DCrA і t _{D узгод} - час затримки в лічильнику адреси та узгоджуючих схем.

Вибір типу БІС ОЗУ з випускаються промисловістю визначається необхідним швидкодією та інформаційної ємністю БЗУ. Розрядність накопичувача n _НК повинна бути кратна розрядності БЗУ n _ЗУ. Коефіцієнт кратності визначає число БІС ОЗУ Н _К m _P в ряду матриці накопичувачів і повинно бути цілочисловим:

n _НК = n _ЗУ / m _P.

Аналогічні умови накладаються щодо числа осередків пам'яті накопичувача N _НК:

N _НК = N _ЗУ / m _СТ.

Тоді загальна кількість БІС ОЗУ Н _К, що входять в модуль ЗУ

m = m _P * m _СТ.

При m _P ¹ 1 і m _З ¹ 1 організують ЗУ (форматування інформаційних вхідних і вихідних ланцюгів модуля), об'єднуючи всі однойменні інформаційні входи D _i і виходи Q _i m _C БІС входять в один стовпець матриці накопичувачів. Об'єднання інформаційних входів здійснюють безпосередньо, об'єднання ж інформаційних входів залежить від типу вихідних ланцюгів БІС: для БІС з ТТЛ-виходами об'єднання виробляють за допомогою логічної схеми "АБО"; виходи з відкритим колектором об'єднують за схемою "монтажного АБО"; виходи БІС з високоімпедансний станом об'єднують безпосередньо (рекомендується застосовувати).

Адресацію комірок пам'яті організують по двокоординатному принципом - вибір ряду матриці накопичувачів здійснюється по входах вибору мікросхем ВК (вхід забезпечення високоімпедансний стану), вибір же елементів пам'яті в ряду - за адресними входам БІС, об'єднуючи однойменні адресні розряди. При цьому з k =] log ₂ N _ЗУ [адресних розрядів модуля ЗУ k ₁   =   ] Log ₂ N _НК [розряд виділяють для адресації комірок пам'яті в межах одного ряду матриці накопичувачів, а k ₂ = k - k ₁ старших розрядів - для адресації рядів матриці. Для реалізації останньої застосовують дешифратор k ₂ - розрядного коду в унітарний десятковий код. Кожний вихід дешифратора підключають до об'єднаних входам вибору мікросхем ВК одного ряду накопичувачів. Для реалізації останньої застосовують дешифратор k ₂   -   розрядного коду (дешифратор двійкового коду в унітарний десятковий). Кожний вихід дешифратора підключається до об'єднаних входам ВК одного ряду матриці накопичувачів

Щоб визначитися з необхідною навантажувальною здатністю мікросхем визначають струми і ємність навантаження:

з інформаційних входів -

,

де і - Вхідні струми при "0" і "1" на одному інформаційному вході ІМС; З _1вх - вхідна ємність по одному входу; З _0вх - паразитна вхідна ємність, включаючи монтажну;

з інформаційних виходів ВІС ОЗП Н _К з високоімпедансний станом

Наведемо приклад функціональної схеми модуля БЗУ ємністю 3Кх8, побудованого з використанням БІС ОЗУ Н _К ємністю 1Кх4 (рис. 1). Тут розрядність коду знака - 8, розрядність адреси - 12, m _СТ = 3, m _P = 2, k ₁ = 10, k ₂ = _2. Зауважимо, що для скорочення числа висновків слід використовувати ОЗУ з двонаправленими інформаційними шинами вхід / вихід, комутованими сигналом Зх / Чт

2. Допоміжне буферне запам'ятовуючий пристрій телевізійних графічних СОІ

Як було показано при розгляді структурної схеми полнографіческого СОІ телевізійного типу, ВБЗУ повинне мати більшу інформаційну ємність, яка визначається числом точок дискретизації інформаційного поля, і високу швидкодію.

У зв'язку з цим для побудови модуля ВБЗУ широко використовують БІС ОЗУ Н _К динамічного типу, що володіють максимальної інформаційної щільністю на кристал при низькій питомої вартості на біт інформації. На жаль випускаються БІС цього типу мають невелику інформаційну місткість до 1 Мбіт (в основному до 256 Кбит). Час вибірки t _в БІС МДП технології в межах 100-200 нс. Недоліком динамічних ОЗУ є необхідність організації процесу регенерації вмісту пам'яті у зв'язку з обмеженим терміном зберігання інформації в цих ІМС. Зазвичай період регенерації £ 2мс.

Час вибірки ВБЗУ щодо адреси БІС ОЗУ за безпосередньої зніманні інформації в канал формування відеосигналів повинно бути t _в £ Т _Е. Ця умова виконується при відносно невеликому числі ЕО в рядку. Тому при великій кількості точок організовують паралельний висновок інформації, у зв'язку з чим розрядність комірки пам'яті ВБЗУ в режимі запису n _{ВБЗУ W} і в режимі читання n _{ВБЗУ R} будуть різні:

n _{ВБЗУ R} ³ n _{ВБЗУ W} * m _R,

де m _R - коефіцієнт збільшення розрядності ВБЗУ при читанні:

m _R ³ t _{в ВБЗУ} / (Т _Е - t _DRG),

де t _DRG - час затримки у вихідному регістрі ВБЗУ.

У той же час запис інформації в ВБЗУ проводиться побітно для чорно-білого зображення або з розрядністю n _{ВБЗУ W} при кодуванні ознак кольоровості або градації яскравості.

Отже, ВБЗУ будується за принципом пам'яті зі змінною організацією. Під час запису -

C _{ВБЗУ W} = N _{ВБЗУ W} * n _{ВБЗУ W;}

при читанні

C _{ВБЗУ R} = N _{ВБЗУ R} * n _{ВБЗУ R.}

При збереженні постійної інформаційної ємності ВБЗУ в обох режимах зміна розрядності осередків пам'яті призводить до зміни їх числа [прирівняти (в) і (с) і врахувати (а)]:

N _{ВБЗУ R} = N _{ВБЗУ W} / m _R.

При синтезі модуля ВБЗУ з БІС ОЗУ Н _К ємністю

C _НК = N _НК * n _НК,

де N _НК і n _НК - число елементів пам'яті накопичувача та їх розрядність, число ІМС, необхідних для нарощування розрядності

m _P =] n _{ВБЗУ R} / n _НК [,

а число рядів матриці накопичувачів, необхідне для нарощування обсягу ВБЗУ з метою одержання потрібної кількості N _ВБЗУ осередків пам'яті

m _СТ =] N _{ВБЗУ R} / N _НК [.

Інформація з виходу модульного БІС ОЗУ представлена ​​n _{ВБЗУ R} - розрядним паралельним кодом. Для перетворення її в імпульси яркостной модуляції (послідовний код) застосовують комбінований регістр (паралельний введення - послідовний висновок). При цьому частота зсуву визначається f _ТГ, а циклічність перетворення (частота надходження сигналів Зх / Чт) -

f _{Зх / Чт} = f _ТГ / m _P.

У більшості динамічних ЗУ регенерація здійснюється при зверненні (записи або зчитуванні) по рядку (стовпцю). Це означає, що регенерується вміст всіх елементів пам'яті, що знаходяться в одному рядку (стовпці) з адресується.

При регенерації телевізійного зображення здійснюється послідовне зчитування вмісту ВБЗУ по рядках. Звернення до всіх N _ЕС елементам одного рядка ВБЗУ при квадратної матриці відбувається за період регенерації пам'яті

Т _рег = Т _З m _P Ö (N _НК) / N _ЕС.

В якості прикладу складемо структурну схему модуля ВБЗУ для полнографіческого СОІ телевізійного типу при N _ЕС   = N _ЕВ   =   512, b _Т = 0.75, b _В = 0.9, a ₀ = 0.18, зображення будується без півтонів, тобто N _АП = 2.

Тоді

n _{ВБЗУ W} =] log ₂ N _АП [=] log _{2 2} [= 1;

C _{ВБЗУ W} = N _ЕС * N _ЕВ * n _{ВБЗУ W} = 512 * 512 * 1 = 256 Kx 1.

Приймаючи інформаційну ємність БІС ОЗУ Н _К 64Кх1 з часом вибірки t _в £ 120 нс, маємо

Т _Е = b _Г (1 - a _З) / (N _ЕС f _С) = 0.82 * 0.75 / (512 * 15 625) = 77 нс;

при t _DRG £ 30 нс

m _R ³ 120 / (77 - 30) = 3 »4;

n _{ВБЗУ R} ³ n _{ВБЗУ W} * m _R = 1 * 4 = 4;

m _P =] n _{ВБЗУ R} / n _НК [=] 4 / 1 [= 4;

N _{ВБЗУ R} = N _{ВБЗУ W} / m _R = 256K / 4 = 64K;

m _C =] N _{ВБЗУ R} / N _НК [=] 64K / 64K [= 1.

На підставі отриманих результатів побудуємо функціональну схему ВБЗУ. При цьому будемо мати на увазі, що необхідну ємність ВБЗУ для запису (256Кх1) слід наростити з чотирьох БІС ОЗУ Н _К. Запис інформації буде відбуватися по черзі в однойменні комірки пам'яті (з однаковим адресою) кожен ІМС. Для цього молодші розряди А ₁ і А ₂ лічильника адреси запису CrABX можливо подавати на вхід дешифратора DC двійкового коду в унітарний десятковий, а вибір ІМС - здійснити по входу "ВК" (вибір кристала). Решта адресні розряди лічильників CrABX і CrABY (виходи відповідних мультиплексорів MSX і MSY) подамо на об'єднані адресні входи БІС. Інформаційні входи БІС об'єднаємо і підключимо до виходу Q ГВ.

Організацію ВБЗУ (64Кх4) в режимі читання забезпечимо перебудовою матриці накопичувачів таким чином, щоб отримати один рядок (m _C = 1) з чотирма БІС у рядку (m _P = 4). Це здійснимо за допомогою зчетвереної двоканального мультиплексора MS.

У режимі запису MS забезпечить підключення до входів ВК виходів DC номери ряду матриці накопичувачів.

У режимі читання (256Кх1) - на входи ВК всіх ІМС подамо логічну "1", що призведе до збільшення розрядності інформаційних слів (n _{ВБЗУ R} = 4). Сигнал адреси читання подамо з виходів лічильників CrAPX і CrAPY на об'єднані адресні входи всіх БІС.

Для перетворення паралельного вихідного коду модулів ВБЗУ в сигнал яскравості модуляції ЕПТ застосуємо комбінаційний регістр RG, здійснює паралельне занесення інформації з приходом сигналу запису (кожен четвертий тактовий імпульс), а в паузі між ними (інтервал читання) - послідовний зсув інформації з тактовою частотою f _ТГ . Розрядність RG визначається m _P.

3. Кодування інформації про графік знаків у ПЗУ знакогенератора телевізійних СОІ

Основою знакогенератора телевізійних СОІ в більшості випадків служить ПЗУ, в яких зберігається інформація про графік всіх знаків використовуваного алфавіту.

При використанні стандартного алфавіту доцільно застосовувати масочний ПЗУ (МПЗУ), запис інформації у яких виробляється за допомогою фотошаблона на заводі-виробнику. Перевагою знакогенератора на МПЗУ є висока надійність зберігання інформації і низька вартість при масовому виробництві. Для знакогенератора випускають МПЗУ різної технології (біполярна, р-МОП, наприклад). Наприклад, МПЗУ К555РЕ4 (ТТЛШ - технологія) має інформаційну ємність 2Кх8, реалізує зберігання 160 символів при розмірності матриці знаку 7х9, код обміну інформацією КОІ-8, час вибірки щодо адреси 110 нс, час вибірки щодо сигналу вибору мікросхеми 40 нс, споживану потужність 850 мВт.

Для зберігання інформації про графік кожного знака потрібно h ¢ _з комірок пам'яті з розрядністю b ¢ _з. Вимоги до інформаційної ємності ПЗУ знакогенератора визначаються отриманими раніше умовами (N _ЗУ ³ N _З * h ¢ _з) і (C _ПЗУ ³ N _ЗУ * b ¢ _з) і визначається підставою коду алфавіту N _АЗ і розмірністю матриці h ¢ _з х b ¢ _з :

число елементів пам'яті

N _ПЗУ ³ N _АЗ * h ¢ _з = N _АЗ 2 ^nY,

де n _Y - розрядність адресних входів ПЗУ:

n _Y =] log ₂ h ¢ _з [; C _ПЗУ = N _ПЗУ b ¢ _з.

Кількість БІС ПЗУ накопичувачів m, що входять до знакогенератор, визначається умовою

m = C _ПЗУ / C _НК] N _ПЗУ / N _НК [] b ¢ _з / n _НК [

m =] N _АЗ * 2 ^nY / N _НК [] b ¢ _з / n _НК [.

Структура БІС ПЗУ представляється з d груп n _НК - розрядних елементів пам'яті, де

d = N _НК / 2 ^nY.

Тоді

C _НК = d * 2 ^nY * n _НК,

m =] N _АЗ / d [] b ¢ _з / n _НК [.

Приклад.

Нехай використовується ПЗУ Н _К з інформаційною ємністю З _НК = 32х8 і необхідно закодувати графіком десяти цифр 0-9. Код обміну інформацією двійково-десятковий з вагами 8-4-2-1. Матриця знака 5х7.

Відповідно до виразами визначимо число груп n _НК розрядних елементів пам'яті

d = 32 / 2 ³ = 4.

Вихідна організація ПЗУ буде представлена ​​як 4х8х8, тобто за допомогою однієї мікросхеми можна закодувати чотири цифри.

Для вибору інформації про графік однією з чотирьох цифр, закодованої в одній ІМС, використовуємо два молодших розряди коду цифри, подаючи їх на два старших розряду адреси А5, А4 ПЗУ Н _К. Решта три адресних розряду А3, А2, А1 використовуємо для вертикальної розгортки знака (псевдодвухкоордінатний метод відображення), подаючи на них код номера ряду матриці Y 3 ... Y 1. Вибір однієї з трьох БІС по входах ВК здійснимо через дешифратор двома старшими розрядами коду знака Q 5 Q 4 від БЗУ.

Тоді розміщення інформації про графік цифр у ПЗУ буде представлено наступним чином.

Таблиця 1 - Розміщення інформації про графік цифр у ПЗУ