Надвеликі інтегральні схеми

Міністерство освіти і науки РФ

Державна освітня установа ВПО

«Кабардино-Балкарська ДЕРЖАВНИЙ УНІВЕРСИТЕТ ім Х.М. БЕРБЕКОВА »

Факультет мікроелектроніки та комп'ютерних технології

Курсова робота

З фізичних основ мікроелектроніки

Тема: Надвеликі інтегральні схеми.

Викладач:

Хамдохов З. М.

Студент: Алероев М.А.

Нальчик 2010

Зміст

Введення ................................................. .................................................. ................ 3

Глава 1. НВІС програмованої логіки (пл. )........................................... ......... 6

Глава 2. Мікропроцесори ................................................. ................................. 12

Глава 3. Матричні мікропроцесори ................................................ ............... 19

3.1 Матричні мікропроцесори ............................................... ........................ 19

3.2 Транзисторні матриці ............................................... .................................. 19

3.3 Матричні процесори ............................................... ................................... 20

Глава 4. Автоматизоване проектування НВІС ...................................... 25

4.1 Основні типи БМК .............................................. ......................................... 27

4.2 Реалізація логічних елементів на БМК ............................................ ...... 30

4.3 Системи автоматизованого проектування матричних ВІС, постановка задачі проектування ........................................ ............................. 31

Висновок ................................................. .................................................. .......... 34

Література ................................................. .................................................. .......... 35

Введення

З моменту появи перших напівпровідникових мікросхем (початок 60-х років) мікроелектроніка пройшла шлях від найпростіших логічних елементів до складних цифрових пристроїв, що виготовляються на одному напівпровідниковому монокристалі площею близько 1 см2. Для позначення мікросхем зі ступенем інтеграції вище 104 елементів на кристалі в кінці 70-х років з'явився термін "надвеликі інтегральні схеми" (НВІС). Вже через кілька років розвиток цих мікросхем стало генеральним напрямком у мікроелектроніці. На початку свого розвитку електронна промисловість являла собою галузь техніки, цілком засновану на операціях зборки, і дозволяла реалізувати досить складні функції шляхом об'єднання безлічі елементів в одному виробі. При цьому значна частина приросту вартості виробів була пов'язана з процесом складання. Основними етапами цього процесу були етапи проектування, виконання та перевірки з'єднань між електронними компонентами. Функції і розміри пристроїв, які могли бути реалізовані на практиці, обмежувалися кількістю використовувані компонентів, їх фізичними розмірами і надійністю. Історично склалося так, що спочатку увагу до ІС привернули такі їх особливості, як малі розміри і маса, а потім розвиток техніки ІС, що дозволяє скомпонувати на поверхні кристала значну кількість елементів, включаючи між з'єднання, поступово призвело до можливості створення НВІС. Т.ч. стало можливим не тільки "підвищення економічності" електронних схем, але і поліпшення їх характеристик з одночасним підвищенням надійності. Розвиток техніки і технології НВІС зумовило досить суттєві зобов'язання в специфіці електронної промисловості, що полягає у вдосконаленні процесу виготовлення ІС і методів їх проектування. Типовим фактором першої групи є вдосконалення мікро технології. Зменшення розмірів напівпровідникових приладів дозволяє одночасно домогтися як поліпшення характеристик ІС, формально визначених законом пропорційності розмірів, так і поліпшення їх економічних (матеріальних та енергетичних) показників, пов'язаних зі зменшенням площі кристала.

Історично першим напівпровідниковим матеріалом, використаним на ранніх стадіях розробки напівпровідникових приладів, був германій. Удосконалення германієвої технології зробило можливим створення ряду приладів, включаючи германієві точкові та сплавні транзистори. Однак незабаром германій був замінений кремнієм, що володіє такою важливою властивістю, як можливість отримання в окислювальному середовищі тонкого, міцного і вологонепроникного діелектричного шару аморфного двоокису кремнію (SiO2).

У технології НВІС ступінь інтеграції перевищує 215 елементів на кристал. Рівень мініатюризації, який був використаний при виробництві процесора Intel Pentium в 1993 році, становив 0,8 мкм, зараз використовуються транзистори з довжиною каналу 0,18 мкм, а в перспективі - розробка пристроїв з довжиною каналу в 0,13 мкм, що в щільну наближається до межі фізичних обмежень на роботу такого роду транзисторів.

Технологія створення та отримання надвеликих інтегральних схем з мінімальними розмірами в глибокій субмикронной області (0,25 - 0,5 мкм до 2000 року) та наноелектроніка (напівпровідникові прилади з розмірами робочих областей до 100 нм до 2010 року) включають такі основні напрями:

технологію надвеликих кремнієвих схем з мінімальними розмірами в глибокій субмикронной області; технологію надшвидкісних гетеропереходних приладів та інтегральних схем на основі арсеніду галію, германію на кремнії та інших сполук; технологію отримання нанорозмірних приладів, включаючи нанолітографії. При реалізації цих напрямів передбачається створення надчистих монокристалічних напівпровідникових матеріалів і технологічних реагентів, включаючи гази і рідини; забезпечення понад чистих виробничих умов (по класу 0,1 і вище) у зонах обробки та транспорту пластин; розробка технологічних операцій та створення комплексу обладнання на нових фізичних принципах, в тому числі кластерного типу, з автоматизованим контролем процесів, що забезпечує задану прецизійність обробки і низький рівень забруднення, а також високу продуктивність процесів і відтворюваність результатів, якість і надійність електронних елементів. Технологія надвеликих інтегральних схем забезпечує розробку і промислове освоєння випуску широкої номенклатури інтегральних схем, складових елементну базу високопродуктивних ЕОМ, спеціалізованої та побутової радіоелектронної апаратури, засобів зв'язку і телекомунікацій, у тому числі космічного базування. При даній технології можливі мінімальні робочі розміри складають 0,1-0,5 мкм і менше (до 70 нм до 2010 року), досягаються висока продуктивність за рахунок використання пластин великого діаметра (200 і більше мм) і повної автоматизації процесів, значний відсоток виходу придатних електронних приладів і висока окупність вкладених у виробництво коштів.

Глава 1. НВІС програмованої логіки (пл.)

Вітчизняним виробникам електронної техніки важко конкурувати із зарубіжними фірмами в області масового виробництва товарів широкого споживання. Однак в області розробки і створення складної наукомісткої продукції в Росії збереглися умови, кадри, науковий потенціал. Велика кількість підприємств та установ здатне розробляти унікальні електронні пристрої. Високотехнологічним "сировиною" для таких розробок у галузі цифрової електроніки служать легко доступні на вітчизняному ринку електронні компоненти: мікропроцесори, контролери, НВІС пам'яті тощо - все, що дозволяє вирішувати завдання спеціальної обробки сигналів і обчислень програмним шляхом (з властивими програмної реалізації достоїнствами і вадами). Мікропроцесорна техніка давно і міцно вкоренилася у вітчизняних розробках. Однак в останні роки з'явилася нова елементна база - НВІС програмованої логіки (programmable logic device - PLD), яка, вдало доповнюючи і замінюючи мікропроцесорні засоби, в найближчі роки стане "настільним матеріалом" для розробників. НВІС ПЛ виявляються поза конкуренцією в областях, де потрібно створення високопродуктивних спеціалізованих пристроїв, орієнтованих на апаратну реалізацію. Апаратне рішення завдань забезпечує розпаралелювання процесу обробки і збільшує продуктивність в десятки разів у порівнянні з програмним рішенням, а використання НВІС ПЛ, на відміну від спеціалізованих НВІС, забезпечує таку ж гнучкість реалізації, як у будь-яких програмних рішень. В останні роки динаміка розвитку та виробництва НВІС ПЛ. поступається тільки мікросхем пам'яті і перевищує 50% на рік.

НВІС ПЛ представляють собою полузаказную НВІС і включають реалізовані на кристалі універсальні настроюються користувачем функціональні перетворювачі і програмовані зв'язки між цими перетворювачами. У порівнянні з базовими матричними кристалами (БМК) використання НВІС ПЛ забезпечує істотно більш короткий цикл розробки, економічний виграш при дрібносерійному (до декількох тисяч виробів) виробництві і можливість внесення змін в проект на будь-якому етапі розробки. Замовлену НВІС або БМК розроблять для Вашого унікального проекту за кілька місяців. Але тільки на НВІС ПЛ Ви запрограмуєте його самі за найкоротший час і з мінімальними витратами. Розробник спеціалізованого цифрового пристрою, використовуючи засоби САПР НВІС ПЛ, у звичній йому формі (схеми, текстовий опис) задає потрібний пристрій і отримує програмує НВІС ПЛ файл, який використовується при програмуванні на програматорі або безпосередньо на платі. Програмування полягає в завданні потрібних властивостей функціональним перетворювачів і встановлення необхідних зв'язків між ними. Програмовані елементи - електронні ключі. Такий цикл проектування / виготовлення займає незначний час, зміни можуть вноситися на будь-якій стадії розробки за лічені хвилини, а впровадження нових засобів проектування на початковому етапі практично не потребує матеріальних витрат.

Виробники, архітектура і можливості існуючих в даний час типів НВІС ПЛ різноманітні. Систематизація мікросхем гнучкої логіки проводиться зазвичай за такими класифікаційними ознаками: ступінь інтеграції (логічна ємність);

архітектура функціонального перетворювача;

організація внутрішньої структури НВІС і структури матриці з'єднань функціональних перетворювачів;

тип використовуваного програмованого елемента;

наявність внутрішньої оперативної пам'яті.

Ступінь інтеграції (логічна ємність) - найбільш важлива характеристика НВІС ПЛ, за якою здійснюється вибір. Виробники НВІС ПЛ стоять на передових рубежах електронної технології (поточна робоча проектна норма становить 0,25 мкм), і число транзисторів у НВІС ПЛ великої ємності складає десятки мільйонів. Але з огляду на надмірності структур, що включають велике число комутуючих транзисторів, логічну ємність вимірюють у еквівалентних логічних вентилях типу 2І-НЕ (2ИЛИ-НЕ), які довелося б для реалізації пристроїв тієї ж складності, що і на відповідних НВІС. Основні виробники НВІС ПЛ - фірми Altera (34% світового обсягу продажів), Xilinx (33%), Actel (9%). Максимальна логічна ємність досягнута в даний час в НВІС ПЛ, що випускаються фірмою Altera (сімейства FLEX10K), і становить 250000 логічних вентилів, а до кінця 1998 р. досягне 1 мільйона (кількісні дані наведено станом на 01.06.98 р.).

Функціональні перетворювачі НВІС ПЛ містять у собі настроювані засоби реалізації логічних функцій і тригер (тобто є простим кінцевим автоматом). Найбільш часто логічні функції реалізуються у вигляді суми логічних творів (sum of product) або на шестнадцатібітних ПЗУ (таблиці перекодування). НВІС ПЛ з функціональними перетворювачами на базі сум термів, дозволяють простіше реалізовувати складні логічні функції, а на базі таблиць перекодування створювати насичені тригерами пристрою.

Організація внутрішньої структури НВІС і структури матриці з'єднань функціональних перетворювачів - основний відмітний ознака різних НВІС ПЛ.

На рис.1 Показано поділ найбільш популярних НВІС ПЛ за цими ознаками.

Більшість фірм випускає складні НВІС ПЛ, маючи в своєму розпорядженні функціональні перетворювачі в горизонтальних рядах і вертикальних шпальтах у вигляді квадратної матриці на площі кристала, тоді як зв'язки між перетворювачами виконуються у вигляді провідників, розділених на окремі ділянки (сегменти) електронними ключами. Така однорівнева структура отримала назву FPGA (Field Programmable Gate Array). Ієрархічна (багаторівнева) організація НВІС ПЛ дозволяє поліпшити їх технічні характеристики. При багаторівневої організації функціональні перетворювачі групуються в блоки (наприклад, в НВІС сімейств FLEX10K фірми Altera в логічний блок входить 8 функціональних перетворювачів), які мають свою власну локальну шину межсоединений. Блоки обмінюються сигналами один з одним через шини межз'єднань верхнього рівня. Структура такого типу показана на мал.4. Провідники межз'єднань виготовляються безперервними (тобто без поділу на сегменти електронними ключами), що забезпечує малі затримки поширення сигналів і дозволяє істотно скоротити кількість електронних ключів. Крім того, безперервні лінії межз'єднань забезпечують можливість взаємної заміни логічних блоків без зміни часової моделі пристрою, що істотно прискорює процедуру розміщення проекту на кристалі і спрощує тимчасове моделювання.

Тип використовуваного програмованого елемента - електронного ключа, визначає можливості НВІС ПЛ. з програмування, перепрограмуванню та зберігання конфігурації при відключенні харчування. Найбільш перспективні програмовані елементи, виконані за EEPROM і FLASH технології (польові транзистори з плаваючим затвором), що забезпечують незалежне зберігання конфігурації і багаторазове перепрограмування (в тому числі і розпаяний мікросхеми безпосередньо на платі), і елементи, виконані за SRAM технології, тобто представляють собою електронний ключ і тригер оперативної пам'яті, у який при включенні живлення повинна бути записана конфігуруються інформація. SRAM - технологія забезпечує менше енергоспоживання і дозволяє реконфигурирован НВІС ПЛ за десятки мілісекунд, забезпечуючи вихідну завантаження конфігуруються пам'яті і, при необхідності, реконфигурирование <нальоту> для адаптації структури реалізованого пристрою. Особливе місце займає ряд сімейств НВІС ПЛ, що випускаються фірмою Actel і мають програмовані елементи - antifuse, що представляють собою pn - переходи, пробивані при програмуванні. Ці НВІС ПЛ мають високу стійкість до зберігання конфігурації при спецвоздействіях, але не отримали широкого поширення в силу їх високої вартості і однократності програмування. Наявність внутрішньої оперативної пам'яті дає користувачеві НВІС ПЛ. додаткові можливості при розробці цифрових систем. НВІС ПЛ. з внутрішньою пам'яттю випускаються фірмами Altera (сімейства FLEX10K), Atmel (сімейство AT40K), Xilinx (сімейства XC4000). Організація внутрішньої пам'яті в НВІС ПЛ різних виробників різна. У сімействі FLEX10K фірми Altera - це великі виділені модулі пам'яті об'ємом 2 Кбіт, в НВІС інших виробників - розподілені по кристалу невеликі блоки. Наприклад, в НВІС фірми Xilinx - тіньові ОЗУ таблиць перекодування обсягом 32 біта, в НВІС ПЛ фірми Atmel - розташовані у вузлах матриці межз'єднань блоки пам'яті об'ємом 32х4 біта. Можливості НВІС ПЛ надзвичайно широкі і задовольняють різним вимогам розробників цифрових пристроїв. На рис.8 показані сімейства НВІС ПЛ, що випускаються фірмою Altera - лідером у виробництві НВІС ПЛ. Родини FLEX (SRAM технологія конфігурують елементів) випускаються в корпусах з кількістю висновків до 600, вимагають завантаження конфігурації кожен раз при включенні живлення або при необхідності внесення змін у функціонування НВІС, але мають істотно більшою логічної ємністю в порівнянні з енергонезалежними сімействами MAX і менше енергоспоживання на функціональний перетворювач. Родини MAX можуть забезпечити затримку сигналу до 5 нс., В той час як у сімейств FLEX ця затримка не менше 8 нс. Найбільш перспективними сімействами НВІС ПЛ фірми Altera є FLEX10K, FLEX6000, МАХ7000S, A.

Глава 2. Мікропроцесори

За кількістю великих інтегральних схем (ВІС) в мікропроцесорному комплекті розрізняють мікропроцесори однокристальні, багатокристальні і багатокристальні секційні. Процесори навіть найпростіших ЕОМ мають складну функціональну структуру, містять велику кількість електронних елементів і безліч розгалужених зв'язків. Змінювати структуру процесора необхідно так, щоб повна принципова схема або її частини мали кількість елементів і зв'язків, сумісний з можливостями БІС. При цьому мікропроцесори набувають внутрішню магістральну архітектуру, тобто в них до єдиної внутрішньої інформаційної магістралі підключаються всі функціональні основні блоки (арифметико-логічний, робітників регістрів, стека, переривань, інтерфейсу, управління і синхронізації і ін.) Для обгрунтування класифікації мікропроцесорів за кількістю БІС треба розподілити всі апаратні блоки процесора між основними трьома функціональними частинами: операційної, керуючої і інтерфейсної. Складність операційної і керуючої частин процесора визначається їх розрядністю, системою команд і вимогами до системи переривань; складність інтерфейсної частини розрядністю і можливостями підключення інших пристроїв ЕОМ (пам'яті, зовнішніх пристроїв, датчиків і виконавчих механізмів і ін.) Інтерфейс процесора містить кілька десятків інформаційних шин даних (ШД), адрес (ША) і керування (ШК). Однокристальні мікропроцесори виходять при реалізації всіх апаратних засобів процесора у вигляді однієї БІС чи НВІС (надвеликої інтегральної схеми). У міру збільшення ступеня інтеграції елементів у кристалі і числа висновків корпуса параметри однокристальних мікропроцесорів поліпшуються. Однак можливості однокристальних мікропроцесорів обмежені апаратними ресурсами кристала і корпуса. Для отримання многокристального мікропроцесора необхідно провести розбивку його логічної структури на функціонально закінчені частини і реалізувати їх у вигляді ВІС (НВІС). Функціональна закінченість БІС многокристального мікропроцесора означає, що його частини виконують заздалегідь визначені функції і можуть працювати автономно.

На рис. 2.а показано функціональне розбиття структури процесора при створенні трехкрістального мікропроцесора (пунктирні лінії), що містить БІС операційного (ВП), БІС керуючого (УП) і БІС інтерфейсного (ІП) процесорів.

Рис. 2. Функціональна структура процесора (а) і її розбивка для реалізації процесора у вигляді комплекту секційних БІС.

Операційний процесор служить для обробки даних, керуючий процесор виконує функції вибірки, декодування й обчислення адрес операндів і також генерує послідовності мікрокоманд. Автономність роботи і велика швидкодія БІС УП дозволяє вибирати команди з пам'яті з більшою швидкістю, ніж швидкість їх виконання БІС ОП. При цьому в УП утвориться черга ще не виконаних команд, а також заздалегідь підготовляються ті дані, які будуть потрібні ОП у наступних циклах роботи. Така випереджальна вибірка команд заощаджує час ОП на чекання операндів, необхідних для виконання команд програм. Інтерфейсний процесор дозволяє підключити пам'ять і периферійні засоби до мікропроцесора; він, по суті, є складним контролером для пристроїв введення / виведення інформації. БІС ИП виконує також функції каналу прямого доступу до пам'яті. Можливі з пам'яті команди розпізнаються і виконуються кожною частиною мікропроцесора автономно і тому може бути забезпечений режим одночасної роботи всіх БІС МП, тобто конвеєрний потоковий режим виконання послідовності команд програми (виконання послідовності з невеликим тимчасовим зрушенням). Такий режим роботи значно підвищує продуктивність мікропроцесора. Багатокристальні секційні мікропроцесори виходять у тому випадку, коли у виді БІС реалізуються частини (секції) логічної структури процесора при функціональній розбивці її вертикальними площинами (рис. 2, б). Для побудови багаторозрядних мікропроцесорів при паралельному включенні секцій БІС у них додаються кошти "стикування". Для створення високопродуктивних багаторозрядних мікропроцесорів потрібно настільки багато апаратних засобів, не реалізованих у доступних БІС, що може виникнути необхідність ще й у функціональній розбивці структури мікропроцесора горизонтальними площинами. У результаті розглянутого функціонального поділу структури мікропроцесора на функціонально і конструктивно закінчені частини створюються умови реалізації кожної з них у вигляді БІС. Всі вони утворюють комплект секційних БІС МП. Таким чином, мікропроцесорна секція це БІС, призначена для обробки декількох розрядів даних або виконання визначених керуючих операцій. Секційних БІС МП визначає можливість "нарощування" розрядності оброблюваних даних або ускладнення пристроїв керування мікропроцесора при "паралельному" включенні більшого числа БІС. Однокристальний і трехкрістальние БІС МП, як правило, виготовляють на основі мікроелектронних технологій уніполярних напівпровідникових приладів, а багатокристальні секційні БІС МП на основі технології біполярних напівпровідникових приладів. Використання многокристального мікропроцесорних високошвидкісних біполярних БІС, мають функціональну закінченість при малій фізичній розрядності оброблюваних даних і монтуються в корпус з великим числом висновків, дозволяє організувати розгалуження зв'язку в процесорі, а також здійснити конвеєрні принципи обробки інформації для підвищення його продуктивності. За призначенням розрізняють універсальні і спеціалізовані мікропроцесори. Універсальні мікропроцесори можуть бути застосовані для вирішення широкого круга різноманітних завдань. При цьому їхня ефективна продуктивність слабко залежить від проблемної специфіки розв'язуваних задач. Спеціалізація МП, тобто його проблемна орієнтація на прискорене виконання визначених функцій дозволяє різко збільшити ефективну продуктивність при рішенні тільки визначених задач. Серед спеціалізованих мікропроцесорів можна виділити різні мікроконтролери, орієнтовані на виконання складних послідовностей логічних операцій, математичні МП, призначені для підвищення продуктивності при виконанні арифметичних операцій за рахунок, наприклад, матричних методів їхнього виконання, МП для обробки даних у різних областях застосувань і т. д. За допомогою спеціалізованих МП можна ефективно вирішувати нові складні завдання паралельної обробки даних. Наприклад, конволюция дозволяє здійснити більш складну математичну обробку сигналів, чим широко використовувані методи кореляції. Останні в основному зводяться до порівняння всього двох серій даних: вхідних, переданих формою сигналу, і фіксованих опорних і до визначення їх подібності. Конволюция дає можливість в реальному масштабі часу знаходити відповідність для сигналів змінюється форми шляхом порівняння їх з різними еталонними сигналами, що, наприклад, може дозволити ефективно виділити корисний сигнал на тлі шуму. Розроблені однокристальні конвольвери використовуються в пристроях впізнання образів у тих випадках, коли можливості збору даних перевершують здатності системи обробляти ці дані. По виду оброблюваних вхідних сигналів розрізняють цифрові й аналогові мікропроцесори. Самі мікропроцесори цифрові пристрої, однак можуть мати вбудовані аналого-цифрові і цифро-аналогові перетворювачі. Тому вхідні аналогові сигнали передаються в МП через перетворювач у цифровій формі, обробляються і після зворотного перетворення в аналогову форму надходять на вихід. З архітектурної точки зору такі мікропроцесори є аналогові функціональні перетворювачі сигналів і називаються аналоговими мікропроцесорами. Вони виконують функції будь аналогової схеми (наприклад, виробляють генерацію коливань, модуляцію, зсув, фільтрацію, кодування і декодування сигналів у реальному масштабі часу і т.д., замінюючи складні схеми, що складаються з операційних підсилювачів, котушок індуктивності, конденсаторів і т.д .). При цьому застосування аналогового мікропроцесора значно підвищує точність обробки аналогових сигналів і їх відтворюваність, а також розширює функціональні можливості за рахунок програмної "настроювання" цифрової частини мікропроцесора на різні алгоритми обробки сигналів. Зазвичай у складі однокристальних аналогових МП мається кілька каналів аналого-цифрового і цифро-аналогового перетворення. В аналоговому мікропроцесорі розрядність оброблюваних даних досягає 24 біт і більше, велике значення приділяється збільшенню швидкості виконання арифметичних операцій. Відмітна риса аналогових мікропроцесорів здатність до переробки великого обсягу числових даних, тобто до виконання операцій додавання і множення з великою швидкістю при необхідності навіть за рахунок відмови від операцій переривань і переходів. Аналоговий сигнал, перетворений у цифрову форму, обробляється в реальному масштабі часу і передається на вихід звичайно в аналоговій формі через цифро-аналоговий перетворювач. При цьому відповідно до теореми Котельникова частота квантування аналогового сигналу повинна вдвічі перевищувати верхню частоту сигналу. Порівняння цифрових мікропроцесорів виробляється зіставленням часу виконання ними списків операцій. Порівняння ж аналогових мікропроцесорів виробляється по кількості еквівалентних ланок аналого-цифрових фільтрів рекурсивних фільтрів другого порядку. Продуктивність аналогового мікропроцесора визначається його здатністю швидко виконувати операції множення: чим швидше здійснюється множення, тим більше еквівалентну кількість ланок фільтра в аналоговому перетворювачі і тим більше складний алгоритм перетворення цифрових сигналів можна задавати в мікропроцесорі. Одним з напрямів подальшого вдосконалення аналогових мікропроцесорів є підвищення їхньої універсальності і гнучкості. Тому разом з підвищенням швидкості обробки великого обсягу цифрових даних будуть розвиватися засоби забезпечення розвинених обчислювальних процесів обробки цифрової інформації за рахунок реалізації апаратних блоків переривання програм і програмних переходів. За характером часової організації роботи мікропроцесори поділяють на синхронні та асинхронні. Синхронні мікропроцесори - мікропроцесори, у яких початок і кінець виконання операцій задаються пристроєм керування (час виконання операцій у цьому випадку не залежить від виду виконуваних команд і величин операндів). Асинхронні мікропроцесори дозволяють початок виконання кожної наступної операції визначити за сигналом фактичного закінчення виконання попередньої операції. Для більш ефективного використання кожного пристрою мікропроцесорної системи до складу асинхронно працюючих пристроїв вводять електронні ланцюги, що забезпечують автономне функціонування пристроїв. Закінчивши роботу над якою-небудь операцією, пристрій виробляє сигнал запиту, що означає його готовність до виконання наступної операції. При цьому роль природного розподільника робіт приймає на себе пам'ять, яка відповідно до заздалегідь встановленим пріоритетом виконує запити інших пристроїв по забезпеченню їх командного інформацією та даними. По організації структури мікропроцесорних систем розрізняють мікроЕОМ одне - і многомагістральние. У одномагістральних мікроЕОМ всі пристрої мають однаковий інтерфейс і підключені до єдиної інформаційної магістралі, по якій передаються коди даних, адрес і керуючих сигналів. У многомагістральних мікроЕОМ устрою групами підключаються до своєї інформаційної магістралі. Це дозволяє здійснити одночасну передачу інформаційних сигналів по декількох (або усім) магістралей. Така організація систем ускладнює їх конструкцію, проте збільшує продуктивність. За кількістю виконуваних програм розрізняють одно-і багатопрограмні мікропроцесори. У однопрограмних мікропроцесорах виконується тільки одна програма. Перехід до виконання іншої програми відбувається після завершення поточної програми. У багато-або мультипрограмних мікропроцесорах одночасно виконується трохи (звичайно кілька десятків) програм. Організація мультипрограмній роботи мікропроцесорних керуючих систем дозволяє здійснити контроль за станом і управлінням великим числом джерел або приймачів інформації.

Глава 3. Матричні мікропроцесори і автоматизація проектування цифрових НВІС на базі матриць Вайнбергера і транзисторних матриць

3.1 Матричні мікропроцесори

Матричні мікропроцесори можна розглянути з двох сторін: на рівні транзисторних матриць і матриць процесорів.

Використання матриць при проектуванні процесорів може бути двостороннім: матриці транзисторів для проектування мікропроцесорів і матриці мікропроцесорів для проектуванні процесорних систем. Використання матриць при побудові процесорних систем не обмежується з'єднанням процесорів за конвеєрним принципом. Подібну архітектуру можна використовувати також і при проектуванні ІС з використанням транзисторних матриць, виконаних по МОП-технології. Розглянемо обидва варіанти застосування матриць.

3.2 Транзисторні матриці

Скорочення термінів проектування мікропроцесорів і підвищення надійності проектів вимагають застосування відповідних систем автоматизації проектування. Одним з найбільш перспективних напрямків в даний час вважається підхід до наскрізної автоматизації проектування, званої кремнієвої компіляцією, дозволяє вихідне завдання на проектування - функціональний опис, представлене на мові високого рівня, перетворити на топологічні креслення. Кремнієві компілятори використовують в якості базових регулярні матричні структури, добре пристосовані до технології НВІС. Великого поширення набули програмовані логічні матриці (ПЛМ) та його різні модифікації. Вони орієнтовані на матричну реалізацію дворівневих (І, АБО) логічних структур, а також для оптимізації їх параметрів (площі, швидкодії) відомі різні методи. Реалізація багаторівневих логічних структур НВІС часто спирається на матричну топологію: у разі компілятори генерують топологію по її матричному опису

3.3 Транзисторні матриці

Особливим стилем реалізації топології в замовних КМОП НВІС є транзисторні матриці. У лейауте (англ. layout - детальне геометричне опис всіх верств кристала) транзисторних матриць все p-транзистори розташовуються у верхній половині матриці, а всі n-транзистори - у нижній. Транзисторні матриці мають регулярну структуру, яку складають взаимопересекающиеся стовпчики і рядки. У стовпцях матриці рівномірно розташовані смуги полікремнію, утворюють взаємопов'язані затвори транзисторів. В інших полюсах транзистори з'єднуються один з одним сегментами металевих ліній, які розміщені в рядках матриці. Іноді, для того щоб з'єднати стік і джерело транзисторів, що у різних рядках, вводять короткі вертикальні дифузійні зв'язку. Надалі ТМ буде представлятися абстрактним лейаутом. Абстрактний лейаут - схематичний малюнок майбутнього кристала, де прямокутники позначають транзистори, вертикальні лінії - полікремнієвої стовпці, горизонтальні - лінії металу, штрихові - дифузійні зв'язку, точки - місця контактів, стрілки - місця підключення транзисторів до ліній Gnd і Vdd. При переході до пошаровим топології стрілки повинні бути замінені смужками в дифузійному шарі, за яким здійснюються з'єднання між рядками ТМ.

На рис. 3.а представлена ​​транзисторна схема, а на рис. 3.б - транзисторна матриця, реалізує цю схему.

Рис 3. Символічне уявлення топології транзисторних матриць.

Однією із завершальних стадій отримання топології транзисторних матриць є перехід від символічного лейаута до топологическому опису схеми на рівні верств. Символічні лейаути конструюються шляхом розміщення символів не решітці, яка служить для створення топографії заданої схеми. Кожен символ представляє геометрію, яка може включати будь-яке число масочний рівнів. Схемотехніка транзисторних матриць дозволяє використовувати невелику кількість різних символів, необхідних для опису лейаута:

N - n-канальний транзистор;

P - p-канальний транзистор;

+ - Надпересеченіе - метал над дифузією; метал над полікремнію; пересічні вертикальний та горизонтальний метали;

- Контакт (до поликремнию або дифузії);

! - P-дифузія;

- N-дифузія, або полікремній;

: - Метал у вертикальному напрямку;

- Метал у горизонтальному напрямку.

Кожен символ транзистора відповідає транзистору мінімального розміру. Проте ширина каналу може збільшуватися багаторазовим повторенням символу. Тільки один символ "+" потрібно для того, щоб позначити те що всіх трьох рівнів взаємозв'язків: а саме, метал над дифузією, метал над полікремнію і перетинається вертикальний та горизонтальний метали. Символ контакту "" використовується для того, щоб визначити контакт металу до поликремнию або дифузії. Символ "" використовується для представлення або полікремнієвої, або n-дифузійних провідників. Символ для дифузії p-типу "!" потрібно відмінності її від дифузії n-типу, яка може існувати в тому ж стовпці. Символи для металу ":" або "-" позначають вертикальні або горизонтальні лінії металу відповідно. Якщо логічна схема побудована на базі елементів, для яких немає транзисторних описів в бібліотеках, то виникає складна задача отримання необхідних уявлень схеми, особливо, коли є додаткові вимоги до параметрів - площі, швидкодії і т.д. Завдання переходу від логічного опису комбінаційної логіки в одному базисі до опису в іншому базисі нині вирішується за кількома напрямками. Глобальна оптимізація. Спочатку здійснюється перехід до системи нормальних диз'юнктивних форм (ДНФ), яка зазвичай мінімізується, а потім представляється у вигляді багаторівневої логічної мережі, реалізованої необхідному базисі. Основна оптимізація ведеться при побудові багаторівневої мережі - зазвичай мережу базисі І, АБО, НЕ, а основним критерієм складності є критерій числа літералів (букв) в символічному (алгебраическом) представленні булевих функцій. Методи оптимізації спираються або на функціональну декомпозицію, або на факторизацию (пошук загальних подвираженія) в алгебраїчних дужкових уявленнях функцій, реалізованих схемою. Заключний етап - реалізацію в необхідному базисі прийнято називати технологічним відображенням. Саме на цьому етапі можна оцінити максимальну затримку схеми - затримку вздовж критичного шляху. Передбачається, що у вузлах схеми встановлено базисні елементи. Локальна оптимізація. Заміна одних базисних логічних операторів іншими здійснюється шляхом аналізу локальної області схеми. Пошук фрагментів і правила їх заміни іншими може здійснюватися за допомогою експертної системи. Так, наприклад, влаштована система LSS.5.3 Матричні процесори Матричні процесори найкращим чином орієнтовані на реалізацію алгоритмів обробки упорядкованих (мають регулярну структуру) масивів вхідних даних. Вони з'явилися в середині 70-х років у вигляді пристроїв з фіксованою програмою, які могли бути підключені до універсальних ЕОМ; але до теперішнього часу в їх програмування досягнутий високий ступінь гнучкості. Найчастіше матричні процесори використовуються в якості допоміжних процесорів, підключених до головної універсальної ЕОМ. У більшості матричних процесорів здійснюється обробка 32-х розрядних чисел з плаваючою комою зі швидкістю від 5000000 до 50000000 флопс. Як правило вони обладнані швидкодіючими портами даних, що дає можливість для введення даних до втручання головного процесора. Діапазон варіантів побудови матричних процесорів лежить від одноплатних блоків, які вставляються в існуючі ЕОМ, до пристроїв, конструктивно оформлених у вигляді кількох стійкий, які по суті є конвеєрні суперЕОМ. Типовими видами застосування матричних процесорів є обробка сейсмічної та акустичної інформації, розпізнавання мовлення; для цих видів обробки характерні такі операції, як швидке перетворення Фур'є, цифрова фільтрація та дії над матрицями. Для побудови щодо невеликих більш економічних у роботі матричних процесорів використовуються розрядно модульні секції АЛУ поєднанні з векторним процесором, заснованому на основі біполярного НВІС-процесора з плаваючою комою. Ймовірно, в майбутньому матричні процесори будуть являти собою матриці процесорів, службовці для збільшення продуктивності процесорів понад меж, встановлених шинної архітектурою. Для реалізації обробки сигналів матриці МКМД можуть бути організовані у вигляді систолічних або хвильових матриць. Систолічна матриця складається з окремих процесорних вузлів, кожен з яких з'єднаний із сусідніми у вигляді упорядкованим грати. Велика частина процесорних елементів має однаковими наборами базових операцій, і завдання обробки сигналу розподіляється в матричному процесорі за конвеєрним принципом. Процесори працюють синхронно, використовуючи загальний ставить генератор тактових сигналів, що надходить на всі елементи. У хвильової матриці відбувається розподіл функцій між процесорними елементами, як в систолічної матриці, але в даному випадку не має місця загальна синхронізація від задає генератора. Управління кожним процесором організується локально відповідно до надходженням необхідних вхідних даних від відповідних сусідніх процесорів. Результуюча обробна хвиля поширюється по матриці в міру того, як обробляються вхідні дані, і потім результати цієї обробки передаються іншим процесорам в матриці.

Глава 4. Автоматизоване проектування НВІС на базових матричних кристалах, стандартні і полузаказние ІС, базові кристали і типові елементи

Характерною тенденцією розвитку елементної бази сучасної електронно-обчислювальної апаратури є швидке зростання ступеня інтеграції. У цих умовах актуальною стає проблема прискорення темпів розробки вузлів апаратури, що становлять ВІС і НВІС. При вирішенні даної проблеми важливо враховувати існування двох різних класів інтегральних схем: стандартних (або крупносерійних) і замовних. До перших належать схеми, обсяг виробництва яких досягає мільйонів штук на рік. Тому відносно великі витрати на їхнє проектування і конструювання виправдовуються. Цей клас схем включає мікропроцесори, різного виду напівпровідникові пристрої пам'яті (ПЗУ, ОЗУ і т.д.), серії стандартних мікросхем і ін Схеми, що належать до другого класу, при обсязі виробництва до кількох десятків тисяч на рік, випускаються для задоволення потреб окремих галузей промисловості. Значна частина вартості таких схем визначається витратами на їх проектування. Основним засобом зниження вартості проектування і, головне, прискорення темпів розробки нових видів мікроелектронної апаратури є системи автоматизованого проектування (САПР). У результаті спільних дій конструкторів, спрямованих на зменшення строків та зниження вартості проектування ВІС і НВІС, з'явилися так звані полузаказние інтегральні мікросхеми, в яких топологія в значній мірі визначається уніфікованої конструкцією кристала. Перші схеми, які можна віднести до даного класу, з'явилися в 60-х роках. Вони виготовлялися на уніфікованому кристалі з фіксованим розташуванням функціональних елементів. При цьому проектування полягало в призначенні функціональних елементів схеми на місця розташування відповідних функціональних елементів кристалу та проведенні сполук. Такий кристал отримав назву базового, оскільки всі фотошаблони (виключаючи шари комутації) для його виготовлення є постійними і не залежать від реалізованої схеми. Ці кристали, однак, знайшли обмежене застосування через неефективне використання площі кристала, викликаного фіксованим положенням функціональних елементів на кристалі. Для часткової уніфікації топології інтегральних мікросхем (ІС) використовувалося також проектування схем на основі набору типових осередків. У даному випадку уніфікація полягала в розробці топології набору функціональних (типових осередків, що мають стандартизовані параметри (зокрема, різні розміри по вертикалі). Процес проектування при цьому полягав в розміщенні у вигляді горизонтальних лінійок типових осередків, відповідних функціональних елементів схеми, в розміщенні лінійок на кристалі і реалізації зв'язків, що з'єднують елементи, в проміжках між лінійками. Ширина таких проміжків, званих каналами, визначається в процесі трасування. Відзначимо, що хоча в даному випадку має місце уніфікація топології, кристал не є базовим, оскільки вигляд всіх фотошаблонів визначається в ході проектування . Сучасні полузаказние схеми реалізуються на базовому матричному кристалі (БМК), що містить не з'єднані між собою прості елементи (наприклад, транзистори), а не функціональні елементи як у розглянутому вище базовому кристалі. Зазначені елементи розташовуються на кристалі матричним способом (у вузлах прямокутної решітки) . Тому такі схеми часто називають матричними БІС. Як і в схемах на типових осередках топологія набору логічних елементів розробляється заздалегідь. Однак у даному випадку топологія логічного елемента створюється на основі регулярно розташованих найпростіших елементів. Тому в ході проектування логічними елемент може бути розміщений в будь-якому місці кристала, а для створення всієї схеми потрібно виготовити тільки фотошаблони шарів комутації. Основні переваги БМК, що полягають у зниженні вартості і часу проектування, обумовлені: застосуванням БМК для проектування і виготовлення широкого класу БІС; зменшенням числа деталізованих рішень у ході проектування ВІС; спрощенням контролю та внесення змін до топологію; можливістю ефективного використання автоматизованих методів конструювання, яка обумовлена ​​однорідною структурою БМК. Поряд із зазначеними перевагами БІС на БМК не володіють граничними для даного рівня технології параметрами і, як правило, поступаються як рекомендованим, так і стандартними схемами. При цьому слід розрізняти технологічні параметри інтегральних мікросхем і функціональних вузлів (пристроїв), реалізованих на цих мікросхемах. Хоча технологічні параметри стандартних мікросхем малої і середньої ступені інтеграції найбільш високі, параметри пристроїв, реалізованих на їх основі, виявляються відносно низькими.

4.1 Основні типи БМК

Базовий кристал являє собою багатошарову прямокутну пластину фіксованих розмірів, на якій виділяють периферійну і внутрішню області (рис. 1). У периферійній області розташовуються зовнішні контактні площадки (ВКП) для здійснення зовнішнього під'єднання і периферійні осередки для реалізації буферних схем (рис. 2). Кожна зовнішня осередок пов'язана з одного ВКП і включає діод-транзисторну структуру, що дозволяє реалізувати різні буферні схеми за рахунок відповідного з'єднання елементів цієї структури. У загальному випадку в периферійній області можуть перебувати осередки різних типів. Причому периферійні осередки можуть розташовуватися на БМК в різних орієнтаціях (отриманих поворотом на кут, кратний 90 ", і дзеркальним відображенням). Під базовою орієнтацією осередку розуміють розташування клітинки, розташованої на нижньому боці кристала.

У внутрішній області кристала матричним способом розташовуються макроячейки для реалізації елементів проектованих схем (рис. 3). Проміжки між макроячейками використовуються для електричних з'єднань. При матричному розташуванні макроячеек область для трасування природним чином розбивається на горизонтальні і вертикальні канали. У свою чергу в межах макроячейки матричним способом розташовуються внутрішні осередки для реалізації логічних елементів. Різні способи розташування внутрішніх комірок і макроячейки показані на малюнку. Причому поряд з розміщенням осередків "встик" застосовується розміщення з зазорами, в яких можуть проводитися траси електричних з'єднань

Особливістю осередку є спеціальне розташування висновків, узгоджене зі структурою макроячейки. А саме, осередки розміщуються таким чином, щоб висновки осередків опинилися на периферії макроячейки. Так, в одній з макроячеек висновки кожного осередку дублюються на верхній і нижній її сторони. При цьому є можливість підключення до будь-якого висновку з двох сторін комірки, що створює сприятливі умови для трасування. Останнє особливо важливо при проектуванні СБІС.В інший макроячейке висновки осередку розташовуються тільки на одній стороні, тобто висновки осередків верхнього ряду знаходяться на верхній стороні макроячейки, а нижнього на нижній. Застосування таких макроячеек дозволяє скоротити необхідну площу кристала, але призводить до погіршення умов для трасування. Тому цей тип макроячеек використовується лише при ступені інтеграції, що не перевищує 100 -200 вентилів на кристал. Відзначимо, що в деяких типах БМК, крім однотипних макроячеек, у внутрішній області можуть бути присутніми спеціалізовані макроячейки, реалізують функціональні типові вузли (наприклад, запам'ятовуючий пристрій). Крім осередків, які є заготовками для реалізації елементів, на БМК можуть бути присутніми фіксовані частини сполук. До них належать шини харчування, землі, синхронізації та заготовки для реалізації частин сигнальних з'єднань. Наприклад, для макроячеек (b) шини харчування і землі проводяться вздовж верхньої та нижньої сторін відповідно. Для макроячеек (a, d) шини проводяться вздовж лінії, що розділяє верхній і нижній ряди клітинок, що призводить до зменшення втрат площі кристала. Для реалізації сигнальних з'єднань на БМК набули поширення два види заготівель: фіксоване розташування односпрямованих (горизонтальних або вертикальних) ділянок трас в повному шарі; фіксоване розташування ділянок трас в одному шарі і контрактних вікон, які забезпечують вихід фіксованих трас в другий шар. У першому випадку для реалізації комутації проектованої схеми не потрібна розробка фотошаблона фіксованого шару, тобто число розробляються фотошаблонів зменшується на одиницю. У другому випадку число розробляються фотошаблонів зменшується на два (не потрібно також фотошаблон контактних вікон). Відзначимо, що в даний час набули поширення різні види форми і розташування фіксованих трас і контактних вікон. Доцільність використання того чи іншого виду визначається типом макроячеек, ступенем інтеграції кристала і обсягом виробництва. При реалізації сполук на БМК часто виникає необхідність проведення траси через область, зайняту макроячейке. Таку трасу будемо називати транзитної. Для забезпечення такої можливості допускається: проведення з'єднання через область, зайняту осередком, проведення через зазори між осередками. Перший спосіб може застосовуватися, якщо у клітинці не реалізується елемент, або реалізація елемента допускає використання фіксованих трас і непідключених висновків для проведення транзитної траси. Таким чином, в даний час розроблено велику різноманітність типів БМК, які мають різні параметри. При проектуванні мікросхем на БМК необхідно враховувати конструктивно-технологічні характеристики кристала. До них відносяться геометричні параметри кристала, форма і розташування макроячеек на кристалі та осередків всередині макроячеек, розташування шин і спосіб комутації сигнальних з'єднань. Отже, слід зазначити, що задача визначення структури БМК є досить складною, і в даний час вона вирішується конструктором переважно з використанням засобів автоматизації.

4.2 Реалізація логічних елементів на БМК

Вище було показано, що БМК є заготівкою, на якій певним чином розміщені електронні прилади (транзистори та ін.) Отже, проектування мікросхеми можна було б вести і на приладовому рівні. Однак цей спосіб не знаходить поширення на практиці з наступних причин. По-перше, виникає завдання великої розмірності. По-друге, з огляду повторюваність структури частин кристала і логічної схеми, доводиться багато разів вирішувати однотипні завдання. Тому застосування БМК передбачає використання бібліотеки типових логічних елементів, яка розробляється одночасно з конструкцією БМК. У цьому відношенні проектування матричних БІС подібно проектування друкованих плат на базі типових серій мікросхем. Таким чином, при застосуванні БМК проектована схема описується на рівні логічних елементів, а кожен елемент міститься в бібліотеці. Ця бібліотека формується заздалегідь. Вона повинна мати функціональної повнотою для реалізації широкого спектру схем. Традиційно подібні бібліотеки містять такі елементи: І-НЕ, АБО-НЕ, тригер, вхідні, вихідні підсилювачі та ін Для реалізації елемента використовується одна або декілька осередків кристала, тобто розміри елемента завжди кратні розмірам осередку. Топологія елемента розробляється на основі конструкції комірки і являє собою сукупність трас, які спільно з наявними на кристалі постійними частинами реалізують необхідну функцію. Саме опис зазначених сполук і зберігається в бібліотеці. У залежності від того, на яких осередках реалізуються елементи, можна виділити зовнішні (согласующие підсилювачі, буферні схеми тощо) і внутрішні, або просто логічні елементи. Якщо зовнішні елементи мають форму прямокутників незалежно від типу кристалу, то для логічних елементів існує велика різноманітність форм, що визначається типом макроячеек. Так, для макроячейки, показаної на, можливі форми елементів наведено на рис. 5.При цьому слід мати на увазі, що кожна форма може бути реалізована за поворотом щодо центру макроячейки на кут, кратний 90 ". Для розширення можливостей найкращого використання площі кристала для кожного логічного елемента розробляються варіанти топології, що дозволяють його реалізувати в різних частинах макроячейки. Оскільки структура макроячейки володіє симетрією, то ці варіанти топології, як правило, можуть бути отримані з базового обертанням щодо осей симетрії. При проектуванні на рівні елементів істотними даними є форма логічного елемента і розташування його висновків (цоколевка).

4.3 Системи автоматизованого проектування матричних БІС постановка задачі проектування

Завдання конструювання матричних БІС полягає в переході від заданої логічної схеми до її фізичної реалізації на основі БМК. При цьому вихідні дані представляють собою опис логічної схеми на рівні бібліотечних логічних елементів, вимоги до його функціонування, опис конструкції БМК та бібліотечних елементів, а також технологічні обмеження. Потрібно забрати конструкторську документацію для виготовлення працездатною матричної БІС. Важливою характеристикою будь-якої електронної апаратури є щільність монтажу. При проектуванні матричних БІС щільність монтажу визначається вихідними даними. При цьому можлива ситуація, коли шуканий варіант реалізації не існує. Тоді вибирається одна з двох альтернатив: або матрична БІС проектується на БМК великих розмірів, яка частина схеми переноситься на інший кристал, тобто зменшується обсяг проектованої схеми. Основною вимогою до проекту є 100%-ва реалізація з'єднань схеми, а традиційним критерієм, що оцінюють проект, сумарна довжина сполук. Саме цей показник пов'язаний з такими експлуатаційними параметрами, як надійність, перешкодостійкість, швидкодію. У цілому завдання конструювання матричних ВІС і друкованих плат споріднені, що визначається заздалегідь заданою формою елементів і високим рівнем уніфікації конструкцій. Разом з тим мають місце такі відмінності:-елементи матричних БІС мають більш складну форму (не прямокутну); - наявність декількох варіантів реалізації одного і того ж типу елемента;-позиції для розміщення елементів групуються в макроячейки;-елементи можуть містити проходи для транзитних трас ;-рівномірний розподіл зовнішніх елементів по всій периферії кристала;-осередок БМК, не зайнята елементом, може використовуватися для реалізації сполук;-число елементів матричних БІС значно перевищує значення відповідного параметра друкованих плат. Перераховані відмінності не дозволяють безпосередньо використовувати САПР друкованих плат для проектування матричних БІС. Тому в даний час використовуються і розробляються нові САПР, призначені для проектування матричних ВІС, а також допрацьовуються і модернізуються вже діючі САПР друкованих плат для вирішення нових завдань. Реалізація останнього способу особливо спрощується, коли в системі є набір програм для вирішення задач теорії графів, що виникають при конструюванні. Оскільки трасування з'єднань на БМК ведеться з заданим кроком на дискретному робочому полі (ДРП), то необхідно, щоб висновки елементів потрапляли в клітини ДРП. Проте зовнішні висновки макроячеек можуть розташовуватися з кроком, не кратним кроку ДРП. У цьому випадку використовується простий прийом введення фіктивних контактних майданчиків, пов'язаних з внутрішніми частинами осередки. Якщо траса до макроячейке не підходить, то область фіктивної майданчики залишається вільною. При розробці САПР ВІС на БМК необхідно враховувати вимоги до систем, що диктуються специфікою розв'язуваної задачі. До них відносяться:

1.Реализация наскрізного циклу проектування від схеми до комплектів машинних документів на виготовлення, контроль експлуатацію матричних БІС.

2.Наличие архіву даних про розробки, що зберігається на довготривалих машинних носіях інформації.

3.Шірокое застосування інтерактивних режимів на всіх етапах проектування.

4.Забезпечення роботи САПР в режимі колективного користування. Враховуючи велику розмірність задачі проектування, більшість існуючих САПР матричних БІС реалізовано на високопродуктивних ЕОМ. Проте останнім часом все більше закордонних фірм застосовує і міні-ЕОМ.

Висновок

Технологія надвеликих інтегральних схем визначає прогрес в передових галузях науки і техніки і є основою для розвитку високотехнологічних галузей вітчизняної промисловості. Вона має широкий спектр застосувань: від побутової апаратури до спеціалізованих пристроїв оборонної техніки. Світовий ринок інтегральних схем практично невичерпний, що дозволить створювати високорентабельні орієнтовані на експорт виробництва. В даний час основна частина вироблених інтегральних схем у світі відповідає мінімальним робочим розмірами елементів 0,8-1,0 мкм. Провідні зарубіжні фірми США, Японії і Південної Кореї мають заводи, випускають високопродуктивні мікропроцесори і ультра великі схеми пам'яті з мінімальними розмірами 0,5 мкм. У Казахстані є пілотні лінії для виробництва кремнієвих інтегральних схем з мінімальними розмірами робочих елементів 0,8-1 мкм. Найближчим часом буде завершено створення виробництва схем з розмірами елементів на рівні 0,5 мкм. Освоєння цих ліній дозволить Казахстану повністю забезпечити внутрішню потребу кремнієвими схемами вітчизняного виробництва складністю до сотень тисяч транзисторів на кристалі і вийти на світовий ринок. Створення науково-технічного доробку в області перспективних технологій і пристроїв мікро та наноелектроніка дає можливість модернізувати виробництво і розширити обсяг експорту вітчизняних електронних компонентів.

Література

1. Пупишах Олексій Володимирович (проект''Працюй головою'')

2. Фонарьов А.А. (''Автоматизоване проектування НВІС на базових матричних кристалах''Масквє 1995 р.)

3. Інтернет (Статті фірми 'Altera', Міністерство науки, промисловості і технологій РФ)

4. Єршова Н.Ю., Іващенков О.М., Курськов С.Ю. (''Мікропроцесори'') Санкт Петербург 2002