Мікропроцесори суть і призначення

[ виправити ] текст може містити помилки, будь ласка перевіряйте перш ніж використовувати.

скачати


МІКРОПРОЦЕСОРИ

МП називається програмний пристрій обробки даних, що виконується засобами мікроелектронних технологій в корпусі однієї або декількох великих інтегральних схем.

Загальна структура МП може бути представлена:

До складу МП входить:

- Операційний пристрій у вигляді АЛУ і регістра загального призначення;

- Пристрій управління (УУ), що включають регістри загального призначення;

- Регістр команд (РГ);

- Лічильник команд (СК);

СК зберігає адресу команди, яку підлягає виконанню. За цією адресою з оперативної пам'яті витягується відповідна команда, що займає від 1 до декількох байт і код команди, що розміщується в 1 байті, записується в РК. У відповідності з кодом команди пристрій керування забезпечує виконання або 1 мікрооперації, або мікропрограми, що включає сукупність мікрооперацій.

У регістрі загального призначення розміщуються операнди виконуваної операції і проміжні операції обчислення. Результат виконання команди може бути розміщений або в регістрі загального призначення або записується в пам'яті по сформованому адресою.

У процесі виконання команди можуть бути звернення до пам'яті за операндами. Архітектура МП визначає безліч виконуваних команд, розрядні шини адреси, шини даних, складові шини управління, складових регістрів загального та спеціального призначення, наявністю проміжної буферної пам'яті. Це КЕШ-пам'ять для розміщення команд виконання команди і блоків даних. Можлива модернізація системи команд кількістю одночасної обробки біт в операційному пристрої, кількістю самих операційних пристроїв.

Під розрядністю МП розуміють кількість двійкових розрядів, оброблюваних операційним пристроєм МП.

Типовим представником 8-розрядного МП є Intel 8080, КР 580.

МП має 8-розрядну шину даних і 8-розрядне операційне пристрій, 16-розрядну шину адреси. МП, виконаний на основі n-МОП технологій. Харчування мають рівні 12В, ± 5В.

Загальна структура МП має наступний вигляд:

Операційний пристрій представлений: АЛУ, схемою десяткової корекції, регістр загального призначення А (акумулятор), в якому розміщується 1 з операндів і після виконання операції результат виконання:

2 буферних регістру БР 1 і БР 2.

Крім цього у складі регістра загального призначення є 8-розрядні регістри B - L, доступ до яких відбувається через мультиплексор МПП. Регістри W і Z програмно не доступні. Регістри B - L можуть використовуватися парами як 16-розрядні.

ПС - програмний лічильник, який зберігає адресу поточної виконуваної команди, а після її вибірки з пам'яті збільшується у відповідності з довжиною виконуваної команди в байтах.

УС - покажчик стека. Зберігає адресу верхівки стека, який розміщується в оперативній пам'яті.

СП - схема збільшень. Використовується для зміни вмісту програмного лічильника та вмісту стека.

РА - регістр адреси.

Буфер шини адреси являє собою пристрій, що забезпечують підключення та відключення внутрішньої і зовнішньої шини. Побудова такого однорозрядного буфера може бути виконано за наступною схемою:

При сигналі управління = 1 будуть відкриті логічні елементи 1 і 4. У результаті значення з внутрішньої шини даних передається на зовнішню. Якщо = 0, то значення з зовнішньої шини даних будуть надходити на внутрішню.

Пристрій керування та синхронізації зібрано за схемою з «жорсткою» логікою і формує сигнал управління подається на всі елементи МП. Розподіл їх у часі забезпечує сигнал синхронізації.

Крім цього пристрій формує сигнал при запису інформації в пам'ять або на зовнішній пристрій. При передачі інформації в МП по шинах даних формується сигнал DB.

HOLD - сигнал захоплення. Формується після закінчення виконання поточної команди до початку виконання наступної команди.

HDLA - сигнал підтвердження сигналу захоплення.

INT - запит на переривання. Сприймається МП після виконання поточної команди.

Після цього, міститься програма лічильника і регістра команд записується в стек. Записаний адресу першої команди обробляє переривання.

INT E - сигнал дозволу переривання. Може бути встановлений програмою.

WAIT - сигнал режиму очікування МП, в якому знаходиться МП при підготовці зовнішніх пристроїв до процесу обміну інформацією.

READY - сигнал готовності від зовнішніх пристроїв.

F 1 і F 2 - сигнал, що надходить від тактового генератора.

Команди МП можуть бути 1 -, 2 -, 3-х байтними.

Для вилучення операндів (оброблених даних) використовують такі методи адресації:

  1. безпосередня адресація. При цьому обробка даних розміщується безпосередньо в тілі команди - у 2-му або 2-м і 3-м байтах.

  2. пряма адресація. Адреса операнда розміщується в 2-му і 3-м байтах. У 2-му розміщується молодший байт адреси.

  3. непряма адресація. У складі 2-го або 2-го і 3-го байтах вказується регістр, що містить адресу пам'яті, за яким розміщуються зворотні операнди.

  4. реєстрова. Застосовується в однобайтовим командах, в якому використовується регістр, який визначається кодом команди.

Усі команди діляться на наступні групи:

  1. команди пересилання;

  2. арифметичні, що включають алгоритми складання, віднімання, інкремента, декремента. Множення і ділення виконуваної команди негативного числа, представляються додатковим кодом.

  3. логічні: «і», «або», зсувні.

  4. команди управління і команди введення \ виводу з зовнішніх пристроїв.

  5. команди переходу і виклику підпрограм умовного і безумовного переходу.

Прикладом 16-ти розрядного процесора є Intel -8086.

Він має 16-розрядну шину даних, яка мультиплексируются 16-розрядною шиною адреси. Мультиплексування - тимчасовий поділ використання шини.

Є 4 старших розряду адреси, які мультиплексируются з сигналами стану мікропроцесора. Умовно мікропроцесор може бути розбитий на 2 частини: пристрій сполучення з шиною і виконавчий пристрій.

Схема мікропроцесора.

Мікропроцесор містить 16-ти розрядні сегментні регістри.

CS - для кодового сегмента

DS - регістр додаткового сегменту

SS - сегментний регістр сегмента стека

IP - покажчик на інструкцію

16-ти розрядні регістри загального призначення (AX, BX, CX, DX), регістри покажчики та індексні регістри.

SP - Stek pointer

BP - Base pointer

DI - destination index

SI - source index

Прапоровим реєстр містить байти, що визначають режими роботи мікропроцесора і результати роботи операцій. Є 6-ти байтних чергу команд; пристрій управління і синхронізації заповнює регістри черги командами і черги інструкцій при обробці поточної команди.

Із звільненням черги команд вона заповнюється новими командами відповідно до виконання ходу програми. Це дає час при вибірки команд з пам'яті, використовуючи команди і регістрів чергових команд.

Мікропроцесор має 20-ти розрядну шину адреси, що дає можливість адресувати 1Мб комірці пам'яті.

Для доступу до цих осередків використовується сегментація пам'яті з виділенням сегментів по 64 Кб. (Відповідно 16 розрядів. Вміст сегменту регістру доповнюється праворуч 16-тірічной нулем і до отриманого результату додається 16-тірічной зсув.

Сегментні регістри

Для сегменту коду зсув зберігається в регістрі IP. Сума цих значень визначає адресу байта в складі сегмента.

Регістри загального призначення можуть бути розбиті на 8-ми розрядні регістри на старшу і молодшу частину. AH, AL; BH, BL; CH, CL; DH, DL. - Ці регістри використовуються у складі спеціальних команд.

Для доступу до сегмента стека використовуються спеціальні регістри SP і BP. Індексні регістри D 1 і S 1 використовуються при обробці операндів, що займають послідовні байти пам'яті (при обробці рядків символів). Значення цих реєстрів в певних інструкціях додається до вмісту сегментного регістра і зміщення.

Прапоровим регістр доповнено бітами по відношенню до 8-міразрядной моделі є прапори:

CF - прапор переносу зі старшого розряду

OF - прапор переповнення

AF - прапор додатк. переносу (для десяткового перенесення).

SF - прапор знака.

ZF - прапор нуля.

PF - прапор парності.

PF = 1, якщо кількість одиниць біт парне, прапори IF, DF, TF - прапори управління.

IF - прапор дозволу переривання (може встановлюватися програмно)

DF - прапор напрямки при обробці строкових операндів.

TF - прапор трасування (мікропроцесор виконує 1-у команду і зупиняється).

Мікропроцесор використовує мікропрограмне пристрій керування. Тактова частота складає 5-8 МГц.

Intel 80286 має 16-розрядну шину даних, 24 - розрядну шину адреси. Містить ті ж набори регістрів, 16 Мб ОЗУ. Підвищено тактова частота 12-20 MHz. Зібрані моделі IBM PC \ AT, що працюють під управлінням операційної системи MSDOS, і в захищеному режимі Windows 3.11.

32-розрядні процесори Intel 80386 - як і попередні моделі, доповнювалися співпроцесором для обробки чисел з плаваючою точкою: Intel 80287, Intel 80387. До особливостей архітектури треба віднести 32-розрядний адреса, що забезпечує адресацію до 4Гб оперативної пам'яті, що використовує наступні режими адресації:

  1. Сегментна сторінкова віртуальна пам'ять зі стор 4Гб, сегментами 64Тб.

  2. Бесстранічная сегментна віртуальна пам'ять з сегментами по 4Гб і загальним обсягом 64Тб.

  3. Сторінкова сегментна організація пам'яті зі сторінками 4кБ і сегментами до 4Гб.

  4. Бесстранічная сегментна організація пам'яті з сегментами до 4Гб.

Лінійна адреса містить 3 поля. Індекси по 10 біт і зсув 11 біт. 1-й індекс визначає рядок у довіднику таблиць, задану адресу таблиці адрес зберігає останню сторінку пам'яті.

Елемент цієї таблиці визначається 2-м індексом задає адресу початку сторінки. Зсув визначає байт або останній байт в цій сторінці.

Intel 80486

Особливість - включення співпроцесора в загальну структуру.

Мікроконтролер володіє суперскалярной архітектурою, що означає те, що в кожний момент часу може виконуватися більше 1-ї команди за рахунок наявності в складі 2-х АЛУ і пристрої обробки чисел у форматі з плаваючою точкою (FPU), які можуть працювати паралельно.

До складу входять 2 пристрої внутрішньої кеш пам'яті для розміщення команд і даних.

Блок прогнозування розгалужень, що дозволяє виконати попередню завантаження частини програми, виконання якої найбільш ймовірно, що збільшує продуктивність в цілому на 25%.

У цілочисельних АЛУ і FPU застосовуються конвеєри в АЛП - 5 ступінчасті, в FPU - 8 ступінчасті, що підвищує продуктивність тому, що на конвеєрі різні компоненти виконують свою обробку окремих частин потоків команд.

У результаті ці пристрої працюють паралельно, тому одна команда з плаваючою точкою обробляється за 1 машинний такт, операції множення, ділення, додавання реалізуються апаратно.

Останні моделі мікропроцесорів відрізняються введенням кеш-пам'яті 2-го і 3-го рівня для моделей, які розміщувалися окремо на мікропроцесорній платі, однак, є й інші архітектури: AMD, які не використовують кеш-пам'ять 2,3 - рівнів, але показують хороші результати. Також існують 64-розрядні процесори.

Додати в блог або на сайт

Цей текст може містити помилки.

Програмування, комп'ютери, інформатика і кібернетика | Контрольна робота
32.3кб. | скачати


Схожі роботи:
Суть і призначення ліквідаційної процедури
Мікропроцесори
Сучасні мікропроцесори
Мікропроцесори сімейства Intel
Архітектура компютерів мікропроцесори
Архітектура комп ютерів мікропроцесори
Основні відомості про мікропроцесори фірми Intel і AMD
Призначення озброєння екіпірування й всесторонее забезпечення підрозділів спеціального призначення
Пенсії за віком Умови призначення пільги особливості призначення
© Усі права захищені
написати до нас