Аналого-цифрове перетворення з проміжним буфером при високій швидкості надходження даних

[ виправити ] текст може містити помилки, будь ласка перевіряйте перш ніж використовувати.

скачати

Міністерство освіти Російської Федерації

Уральський державний технічний університет

Кафедра Автоматика і управління в технічних системах

Зав. каф. В.Г. Лісіенко

_____________________

Оцінка проекту

Склад комісії:

АЦП із проміжним буфером при високій швидкості надходження даних

Курсовий проект

Пояснювальна записка

1909 420 000 019 ПЗ

Керівник

доцент, к.т.н. В. І. Паутов

Нормоконтролер

доцент, к.т.н. Н. С. Калінін

Студенти Н. С. Ковалевський

Гр.Р-311А А. А. Мансуров

Єкатеринбург 2005

Реферат

У даному курсовому проекті була розроблена система аналого-цифрового перетворення швидкоплинних аналогового сигналу в паралельний десятирозрядний код, система перетворення паралельного цифрового коду в послідовний цифровий код, а також система управління даними перетворювачем. Були розроблені структурна і принципова електрична схеми. Розроблена схема дозволяє перетворювати вхідне аналогове напругу в діапазоні від -2,5 В до +2,5 В. Генератор тактових імпульсів видає сигнал з частотою f = 1 МГц, що дозволяє виробляти 100.000 вимірювань в секунду (по десять тактів на вимір). Висока швидкість дозволяє вимірювати короткочасні зміни напруги.

У схемі передбачено тимчасовий буфер для зберігання даних і перетворювач паралельного коду в послідовний, що дає можливість передавати дані по лінії зв'язку (наприклад на комп'ютер) для їх подальшої обробки.

Система управління дозволяє синхронізувати роботу всієї схеми. Вона керує роботою мікросхем подаючи сигнали управління в певний час відповідним мікросхем.

Схема містить широко поширені елементи і може бути зібрана на практиці.

Даний курсовий проект містить 21 стор, 11 рис., 1стр. додатка

Зміст

Введення

1.Структурная схема

2.Прінціпіальная схема

2.1 Вибір і обгрунтування структурної схеми

2.2 Схема включення согласующего операційного підсилювача К574УД1

2.3 Аналого-цифровий перетворювач (АЦП)

2.4 Буфер FIFO

2.5 Генератори тактових імпульсів

2.6 Лічильник імпульсів

2.7 Пристрій керування на логічних елементах

2.8 Буферний підсилювач

3. Конструктивне виконання системи

4. Висновок

5. Бібліографічний список літератури

Введення

Крім суто «цифрового» сполучення (ключі, лампи і т. п.), часто потрібно перетворити аналоговий сигнал у число, пропорційне амплітуді сигналу і навпаки. Це відіграє важливу роль у тих випадках, коли комп'ютер або процесор реєструють або контролюють хід експерименту або технологічного процесу, або кожного разу, коли цифрова техніка використовується для виконання традиційно аналогової роботи. Аналого-цифрове перетворення слід використовувати в областях, де для забезпечення перешкодостійкою і шумозахищені передачі аналогова інформація перетворюється в проміжну цифрову форму (наприклад, «цифрова звукотехніка» або імпульсно-кодова модуляція). Це потрібно в самих різноманітних вимірювальних засобах (включаючи звичайні настільні прилади типу цифрових універсальних вимірювальних приладом і більш екзотичні прилади, такі, як усереднювачі перехідних процесів, «пастки для викидів» і осцилографи з цифровою пам'яттю), а також в пристроях генерації та обробки сигналів, таких, як цифрові синтезатори коливань і пристрої шифрування даних.

І, нарешті, техніка перетворення є суттєвою складовою способів формування аналогових зображень за допомогою цифрових засобів, наприклад, показань вимірювальних приладів або двох координатних зображень, створюваних комп'ютером. Навіть у відносно простої електронної апаратури існує маса можливостей для застосування аналого-цифрового і цифро-аналогового перетворення.

1.Структурная схема

Структурна схема перетворювача аналогового сигналу в послідовний код містить такі елементи:

ЗУ - схема включення согласующего операційного підсилювача

АЦП - аналого-цифровий перетворювач (перетворювач аналогового сигналу в паралельний восьмирозрядний код)

ПК - перетворювач паралельного восьмирозрядного коду в послідовний (буфер)

ГТВ - ставить генератор тактових імпульсів

УУ - пристрій управління перетворювачем

Рис.1. Структурна схема перетворювача

де

АС - аналоговий сигнал (напруга U вх)

САС - погоджений аналоговий сигнал

ПВК - паралельний восьмирозрядний код

ЦК - цифровий код (послідовний код)

ІС - імпульси синхронізації (тактові імпульси)

ІУ - імпульси управління

BF - Буфер

2.Прінціпіальная схема

2.1 Вибір і обгрунтування принципової схеми

В даний час, при розробці проектів радіоелектронних пристроїв, пріоритетними є розробки, що передбачають інтегральне виконання. Виходячи з цього, пропонується схема аналого-цифрового перетворювача, яка володіє в інтегральному виконанні (тобто виконана в одному кристалі) більш високими параметрами, ніж при виготовленні на дискретних елементах. Перелік елементів представлений в додатку.

Генератори тактових імпульсів будуються на мікросхемі Кр531ГГ1.

Схема сполучення містить операційний підсилювач типу К544УД2.

У якості АЦП візьмемо мікросхему К1108ПВ1А.

Перетворювач паралельного цифрового коду в послідовний побудуємо на мікросхемі Hitachi MBF 1250.

Односпрямований шинний підсилювач побудуємо на мікросхемі К155ЛП4.

2.2 Схема включення согласующего операційного підсилювача К544УД2

Ми використовуємо схему підключення согласующего операційного підсилювача для перетворення двополярного вхідного напруги. У ній використовується инвертирующий режим посилення (по відношенню до U вх) і діодний схем захисту АЦП при перевантаженнях. Напруга на вході АЦП пов'язано з вхідним сигналом наступним співвідношенням

U IRN = - K × U вх + (1 + K) × U REF1

де K = R 4 / (R 5 + R 6) - коефіцієнт передачі підсилювача

U REF 1 - опорна напруга на не інвертуючому вході ОП

(Задається подільником R 1 - R 3)

У нашому випадку для діапазону перетворення U вх = ± 2,5 В вибираються До = 0,58 та опорний рівень U REF 1 = 0,905 В (при U REF = 2,5 В). Налаштування коефіцієнта передачі здійснюється опором резистора R 5, після чого резистором R 2 встановлюється нуль на середину передавальної характеристики АЦП.

При U вх = 2,5 В на АЦП з'являється вихідний код 00 .. 00, а при U вх =- 2,5 В - код 11 .. 11.

Таким чином, на виході перетворювача отримуємо зворотний зміщений двійковий код.

Схема захисту входу АЦП від перевантажень працює наступним чином. Діоди VD 1 і VD 2, включені паралельно резистору зворотного зв'язку R 4, утворюють двосторонній обмежувач. Діод VD 4 і стабілітрон VD 3, зміщені постійним струмом від джерел 15 і-15В, задають рівні обмеження в негативній і позитивної областях (щодо U REF 1).

Діод VD 5 забезпечує захист входу АЦП у разі відключення джерел харчування ОУ або виходу його з ладу.

Дана схема включення согласующего ОУ універсальна і дозволяє використовувати АЦП К1108ПВ1А в режимі максимальної швидкодії. При роботі БІС АЦП з швидкодіючим ЗУ типу К544УД2, ретельному монтажі і оптимальною схемою корекції ОУ час встановлення процесів в узгоджуючої схемою на рівні 0,1% не перевищує 1 мкс.

Рис.2. Схема включення согласующего ОУ

У даній схемі використовуються наступні елементи:

VD 1, VD 2, VD 4, VD 5 - діоди типу КД520А

VD 3 - стабілітрон типу КС133А

А - операційний підсилювач типу К574УД1

Операційний підсилювач типу К574УД1 має наступні характеристики

U cc = ± 15 В, U вих ³ 10 мВ; I вх £ 0,5 нА; I потр £ 10 мА

Споживана потужність становить

P потр = 150 мВт

2.3 Аналого-цифровий перетворювач (АЦП)

Ми використовуємо мікросхему швидкодіючого функціонально закінченого АЦП послідовного наближення К1108ПВ1А призначену для перетворення аналогового сигналу в двійковий паралельний цифровий код.

Мікросхема розрахована на перетворення однополярного вхідної напруги в діапазоні від 0 до 3 В, при максимальній частоті перетворення 1,33 МГц для восьмирозрядного режиму.

Для роботи АЦП К1108ПВ1А потрібно кілька зовнішніх керамічних конденсаторів і джерела напруги U cc 1 = 5 В ± 5% і U cc 2 = -5,2 В ± 5%. Потужність споживана від джерел живлення, не перевищує 0,85 Вт Конденсатор С5 необхідний для частотної корекції ОУ та фільтрації перешкод.

Для роботи в восьмирозрядному режимі вхід SE 10 / 8 з'єднується з шиною негативного джерела живлення U cc 2.

Цикл перетворення в режимі восьмирозрядного АЦП складається з 10 тактів (вісім робітників у процесі кодування і по одному службовому на початку і наприкінці циклу перетворення).

Цикл починається з першим негативним фронтом тактового імпульсу після надходження команди ST. Під час першого службового такту здійснюється скидання регістрів і встановлення напруги на вході селектора опорних рівнів.

Протягом наступних восьми тактів відбувається кодування аналогового сигналу за умови, що він зафіксований на вході АЦП.

На десятому такті код з регістру зберігання переписується у вихідний регістр, після чого формується сигнал готовності даних. Поява на виході RAD сигналу логічний 0 свідчить про зміну інформації у вихідному регістрі і її зберіганні весь наступний цикл перетворення.

Для зчитування інформації необхідно подати на вхід ERD сигнал логічний 0.

Запуск АЦП вважається стійким, якщо сигнал ST подається протягом одного періоду тактовою частоти з моменту початку чергового циклу (t = 1мкс).

До ТТЛ ЦІС мікросхема К1108ПВ1А підключається без додаткових пристроїв сполучення.

Рис.3. ІС К1108ПВ1А

Призначення висновків ІВ

1. Цифровий вихід CP

2. Цифровий вихід

3. Цифровий вихід

4. Цифровий вихід

5. Цифровий вихід

6. Цифровий вихід

7. Цифровий вихід

8. Цифровий вихід

9. Цифровий вихід

10. Цифровий вихід MP

11. Готовність даних RAD

12. Напруга живлення U cc 2

13. Скорочений цикл SE 10 / 8

14. Загальний (цифрова земля)

15. Напруга живлення U cc 2

16. Корекція СУ EC 1

17. Аналоговий вхід U IRN

18. Зовнішній ІОН U REF

19. Корекція ОУ ІОН FC 2

20. Загальний (аналогова земля)

21. Напруга живлення U cc 1

22. Запуск ST

23. Тактовий вхід CLK

  1. Дозвіл зчитування ERD

Мікросхема К1108ПВ1А має наступні характеристики

(U cc 1 = 5,25 В; U cc 1 = -5,25 В; U 1 вих ³ 2,4 В; U 0 вих £ 0,4 В; I потр СС1 £ 50 мА;

I потр СС2 £ 130 мА; I 0 вх £ 2,5 мА; I 1 вх £ 0,4 мА; I 0 вих ³ 3,2 мА; I 1 вих ³ 0,1 мА; t ЗДР £ 60 нс)

Споживана потужність мікросхеми К1108ПВ1А дорівнює:

P потр £ 850 мВт

2.4 Буфер FIFO

Перетворювач паралельного цифрового коду в послідовний код побудований на базі мікросхеми Hitachi MBF 1250. Мікросхема Hitachi MBF 1250 - це буфер типу FIFO (First Input First Output) з розміром матриці 128Кx8 і, по суті справи представляє собою послідовно з'єднані паралельні восьмирозрядних регістри зсуву. Мікросхема працює в двох режимах: коли на вході управління з'являється сигнал високого рівня, він запускає перший генератор, систему управління АЦП, при цьому відбувається запис восьмирозрядних кодів з АЦП в буфер; в другому режимі, коли сигнал управління повідомляє про відсутність інформації на вході АЦП, відбувається зупинка роботи першого генератора і самого АЦП, при цьому запускається другий генератор, що синхронізує роботу буфера, що виробляє вивантаження даних. Призначення висновків:

Рис.4. Буфер Hitachi MBF 1250

1. Харчування U cc

2. Загальний GND

3. Запис ® WR Вхід D 4

4. Тактовий вхід C Вхід D 5

5. Вхід D 6

6. Вхід D 7

7. Дозвіл на читання

8. Прямий вихід Q 7

9. Вхід D 0

10. Вхід D 1

11. Вхід D 2

12. Вхід D 3

13. Вхід D 4

14. Вхід D 5

15. Вхід D 6

16. Вхід D 7

19. Затримка такту DE

20. Послідовний вхід D ®

2.5 Генератори тактових імпульсів

Рис.5. ГТВ

ГТВ ми побудували на базі ИС КР531ГГ1, яка представляє собою два незалежних генератора. Якщо на вхід U подати високий рівень, а на DU низький, то для фіксації частоти буде потрібно підключити між входами C вн зовнішній елемент-конденсатор. На виходах мультивибраторов виходить меандр з частотою:

F 0 = 0,0005 / C вн

Якщо на вхід EI подати напругу високого рівня, то це заборонить роботу генератора. Один генератор ми будемо використовувати для роботи АЦП і завантаженні буфера, а інший при розвантаженні буфера. Причому G 1 працює з частотою 1МГц → Свн1 = 0,0005 / 1МГц = 500пФ, а G 2 працює з частотою 200кГц → Свн2 = 0,0005 / 200кГц = 2500пФ.

2.6 Лічильник імпульсів

Використовуємо мікросхему К555ІЕ9 (DD 7) чотирирозрядний двійково-десятковий лічильник з асинхронним скиданням, дешифрувальним рахунковим виходом, з можливістю асинхронної установки в довільне стан від нуля до дев'яти.

Даний лічильник є складовою частиною системи управління АЦП і перетворювача паралельного коду в послідовний. Його завдання полягає в рахунку від 0 до 9, перетворення послідовності тактових імпульсів в паралельний чотирирозрядний код, для подальшого перетворення його ТТЛ логікою в сигнали управління.

Тактові імпульси подаються з генератора на вхід С. Він працює по передньому фронту вхідного імпульсу (0 ® 1). Так як лічильник працює постійно, то нас не цікавить яке значення встановиться при його запуску, тобто попередній скидання лічильника в нуль не потрібно, тому на вхід R подамо потенціал високого рівня.

Попередній запис значення в лічильник по входах D 1, D 2, D 3, D 4 нас не цікавить тому необхідно ці висновки мікросхеми заземлити. Так як немає попереднього запису, то не потрібно і вхід дозволяє попередній запис V 2. На цей висновок подамо потенціал високого рівня.

Висновок P 2 видає високий рівень напруги через кожні десять тактів, коли значення в лічильнику дорівнює дев'яти (Q 1 = Q 4 = 1, Q 2 = Q 3 = 0). У нашій схемі ми його не використовуємо.

Висновок P 1 використовується для дозволу переносу імпульсу в наступний каскад (якщо з'єднуються декілька лічильників послідовно). У нас тільки один лічильник тому на висновок P 1 повинно постійно подаватися напруга високого рівня. На вхід дозволу рахунку V 1, в залежності від режиму роботи АЦП, подається напруга з сигналу керування. Високий рівень дозволяє роботу лічильника, низький блокує. Вихід R також під'єднуємо до СУ. Низький рівень обнулірует лічильник.

Висновки P 1, V 2 - подаємо високий рівень напруги

Висновки D 1, D 2, D 3, D 4 - заземляти

Призначення висновків ІС К555ІЕ9

1. Вхід "установка L" R

2. Вхід синхронізації З

3. Вхід інформаційний D 1

4. Вхід інформаційний D 2

5. Вхід інформаційний D 3

6. Вхід інформаційний D 4

7. Вхід дозволу рахунку V 1

8. Загальний GND

9. Вхід дозволу попереднім записом V 2

10. Вхід дозволу переносу P 1

11. Вихід четвертого розряду Q 4

12. Вихід третього розряду Q 3

13. Вихід другого розряду Q 2

14. Вихід першого розряду Q 1

15. Вихід перенесення

16. Харчування U cc

Рис.6. ІС К555ІЕ9

Мікросхема К555ІЕ9 має наступні характеристики

(U cc = 5,25 В; U 1 вих ³ 2,7 У; U 0 вих £ 0,5 В; I потр £ 31 мА; I 0 вх ³ -0,4 мА; I 1 вх £ 0,02 мА;

I 0 вих ³ 8 мА; I 1 вих £ -0,4 мА; t ЗДР £ 39 нс)

Споживана потужність мікросхеми К555ІЕ9 дорівнює:

P потр = 162,75 мВт

2.7 Пристрій керування на логічних елементах

Чотирирозрядний код з двійково-десяткового лічильника подається на логічні елементи. Якщо код дорівнює нулю, то спрацьовує перший елемент "І" (DD 3.1) і імпульс подається на АЦП, на вхід запуску ST. Так як з елемента "І" (DD 3.1) імпульс іде не інвертований, то перед ST необхідно поставити інвертор - логічний елемент "НІ" (DD 2.5).

Якщо на виході лічильника з'являється код рівний дев'яти, то спрацьовує другий елемент "І" (DD 3.2). Подаємо імпульс з виходу "І" (DD 3.2) відразу на п'ять входів елемента "І-НІ" (DD 4). Це співпадає з виходом на виведенні RAD АЦП логічного нуля. Інвертуємо цей імпульс елементом "НІ" (DD 2.6) і подаємо на три залишилися входу елемента "І-НІ" (DD 4). Інвертований імпульс подається відразу на два висновки, на висновок ERD зчитування даних з АЦП і висновок запису ® WR регістру.

Рис.7. Пристрій керування на логічних елементах

Пристрій керування на логічних елементах містить наступні мікросхеми

К555ЛН1, К555ЛІ6, К555ЛА1

Призначення висновків ІС К555ЛН1

1. Вхід даних

2. Вихід даних

3. Вхід даних

4. Вихід даних

5. Вхід даних

6. Вихід даних

7. Загальний GND

8. Вихід даних

9. Вхід даних

10. Вихід даних

11. Вхід даних

12. Вихід даних

13. Вхід даних

  1. Харчування U cc

Рис.8. ІС К555ЛН1

Мікросхема К555ЛН1 (інвертор) має наступні характеристики

(U cc = 5,25 В; U 1 вих ³ 2,7 У; U 0 вих £ 0,5 В; I потр £ 2,4 мА; I 0 вх ³ -0,36 мА; I 1 вх £ 0 , 02 мА;

I 0 вих ³ 8 мА; I 1 вих £ -0,4 мА; t ЗДР £ 28 нс)

Споживана потужність для одного логічного елемента "НІ" дорівнює:

P потр = 12,6 мВт

Сумарна споживана потужність мікросхеми К555ЛН1 дорівнює:

P потр сум = 75,6 мВт

Рис.9. ІС К555ЛІ6

Призначення висновків ІС К555ЛІ6

1. Вхід даних

2. Вхід даних

3. Вихід даних

4. Вхід даних

5. Вхід даних

6. Не використовується

7. Загальний GND

8. Вихід даних

9. Вхід даних

10. Вхід даних

11. Не використовується

12. Вхід даних

13. Вхід даних

  1. Харчування U cc

Мікросхема К555ЛІ6 має наступні характеристики

(U cc = 5,25 В; U 1 вих ³ 2,7 У; U 0 вих £ 0,5 В; I потр £ 2,4 мА; I 0 вх ³ -0,36 мА; I 1 вх £ 0 , 02 мА;

I 0 вих ³ 8 мА; I 1 вих £ -0,4 мА; t ЗДР £ 24 нс)

Споживана потужність для одного логічного елемента "І" дорівнює:

P потр = 12,6 мВт

Сумарна споживана потужність мікросхеми К555ЛІ6 дорівнює:

P потр сум = 25,2 мВт

Рис.10. ІС К555ЛА1

Призначення висновків ІС К555ЛА1

1. Вхід даних

2. Вхід даних

3. Вхід даних

4. Вхід даних

5. Вхід даних

6. Вхід даних

7. Загальний GND

8. Вихід даних

9. Не використовується

10. Не використовується

11. Вхід даних

12. Вхід даних

13. Не використовується

14. Харчування U cc

Мікросхема К555ЛА1 має наступні характеристики

(U cc = 5,25 В; U 1 вих ³ 2,7 У; U 0 вих £ 0,5 В; I потр £ 0,5 мА; I 0 вх ³ -0,4 мА; I 1 вх £ 0 , 02 мА;

I 0 вих ³ 8 мА; I 1 вих £ -0,4 мА; t ЗДР £ 28 нс)

Споживана потужність мікросхеми К555ЛА1 дорівнює:

P потр = 2,625 мВт

Загальна споживана потужність пристрою керування на логічних елементах дорівнює:

P потр рез = 103,425 мВт

2.8 Буферний підсилювач

Буферний підсилювач побудований на базі ИС К155ЛП4 і призначений для посилення вихідного послідовного коду з буфера.

Рис.11. ІС К155ЛП4.

3. Конструктивне виконання системи

Всі мікросхеми та елементи системи перетворення і управління монтуються на стандартній друкованій платі. Як матеріал для друкованої плати використовується фольгований текстоліт або гетинакс.

Харчування у вигляді +5,25 В, -5,25 В, +15 В, -15 У подається по роз'єму XS 1 до всіх мікросхем через конденсаторні фільтри для запобігання елементів від згоряння внаслідок перепадів напруги.

Мікросхеми розташовуються по координатній сітці з кроком, відповідним кроку між висновками мікросхем.

Для запобігання окислення контактів, друкована плата покривається нітролаком або каніфольний лаком.

4. Висновок

У результаті проведеної роботи ми отримали високошвидкісний перетворювач аналогового сигналу в цифровий код. Були розроблені структурна і принципова схеми перетворювача, а також системи управління перетворювача. Принципова схема містить 10 мікросхем, 1 операційний підсилювач, 5 діодів, 9 резисторів, 7 конденсаторів. Всі елементи є добре поширеними і доступними для використання.

5. Бібліографічний список літератури

1. Федорков Б.Г., Телець В.А. Мікросхеми ЦАП і АЦП: функціонування, параметри, прімененіе.-М.; Вища школа, 1990.

2. Єрофєєв Ю.М. Імпульсні устройства.-М.; Вища школа, 1989.

3. Шило В.Л. Популярні цифрові мікросхеми.-М.; Радіо і зв'язок, 1987.

4. Мальцев П.П., Долідзе Н.С., Критенко М.І. Цифрові інтегральні мікросхеми: Довідник.-М.; Радіо і зв'язок, 1994.

5. Аванесян Г.Р., Левшин В.П. Інтегральні мікросхеми ТТЛ, ТТЛШ: Довідник.-М.; Машинобудування, 1993.

6. Гусєв В.Г., Гусєв Ю.М. Електроніка.-М.; Вища школа, 1991.

7. Інтегральні мікросхеми: Довідник / Б. В. Тарабрін, Л. Ф. Лунін, Ю.М. Смирнов та ін; Під ред. Б.В.Тарабріна.-М. Радіо і зв'язок, 1984.

8. Довідник по напівпровідникових діодів, транзисторів і інтегральних схем / Под ред. Н.Н.Горюнова.-М.; Енергія, 1977.

Додати в блог або на сайт

Цей текст може містити помилки.

Комунікації, зв'язок, цифрові прилади і радіоелектроніка | Курсова
80кб. | скачати


Схожі роботи:
Аналого цифрове перетворення з проміжним буфером при високо
Аналоговий цифровий перетворювач з проміжним буфером при високій швидкості надходження
Аналого цифрове перетворення сигналів
Аналого-цифрове перетворення сигналів
Аналого-цифрове перетворення звукових та відеосигналів
Аналого цифрове і цифро аналогове перетворення сигналів
Аналого-цифрове та цифро-аналогове перетворення сигналів
Аналоговий цифровий перетворювач з проміжним буфером при ви
Надходження і перетворення азоту в рослинах
© Усі права захищені
написати до нас