1   2
Ім'я файлу: реферат.docx
Розширення: docx
Розмір: 721кб.
Дата: 15.12.2020
скачати
1.4 Класифікація моделей
Математичні моделі технічних пристроїв можуть бути класифіковані за рядом ознак.
1. За характером процесів, які вони відображають:
- статичні моделі;
- динамічні моделі.
2. За способом наведення моделі поділяють на:
- аналітичні;
- графічні;
- табличні.
Аналітичні моделі визначають прилад або компонент у вигляді рівнянь, що описують його вольт-амперні характеристики (ВАХ), або у формі диференціальних рівнянь, що описують перехідні процеси у моделювальній схемі й характеризують інерційність елемента.
Графічні моделі дозволяють подати компоненти у вигляді графіків ВАХ або у вигляді еквівалентних схем заміщення.
Табличні моделі дозволяють подати схему або елемент у вигляді цифрових таблиць, отриманих у ході експериментального дослідження об’єкта моделювання й відповідних графіків експериментальних ВАХ.
Табличні моделі використовують зазвичай в тому випадку, коли аналітичну модель побудувати важко внаслідок складної залежності. Іноді при складних функціональних аналітичних залежностях для ВАХ їх свідомо табулюють і створюють, таким чином, можливо, менш точну, але більш зручну модель.
Перераховані вище моделі можуть бути виконані у вигляді підпрограм. При такому поданні вони перетворюються на цифрову модель. Аналітичні й графічні моделі можуть бути також задані у вигляді алгоритму обчислення зовнішніх параметрів моделі, при цьому модель називається алгоритмічною моделлю. Після оформлення підпрограми відповідно до наведеного алгоритму модель стає цифровою.
Цифрові моделі можуть бути досить точними, оскільки ступінь їхньої складності визначається, в основному, складністю програми й допустимими для розрахунку витратами машинного часу. У цей час цифрові моделі використовуються усе ширше, що пов’язано з розвитком САПР РЕА.
3. За характером залежностей моделі поділяються на:
- лінійні;
- нелінійні.
Є особливий клас кусково-лінійних моделей, нелінійність яких проявляється в обмеженій кількості точок стику лінійних ділянок. Нелінійні моделі, природно, виявляються більш точними, але й більш складними.
4. За діапазоном робочих сигналів моделі класифікуються на:
- моделі великого сигналу;
- малосигнальні.
Малосигнальні моделі, як правило, являють собою лінійні моделі. Моделі ж для великого сигналу враховують нелінійність характеристик активних і пасивних елементів схеми (біполярних і польових підсилювальних приладів).
5. За діапазоном робочих частот виділяють:
- низькочастотні;
- високочастотні;
- надвисокочастотні моделі.
Низькочастотні моделі не враховують інерційність компонентів моделі, а тому використовуються для розрахунку схем за постійним струмом (у статичному режимі).
Високочастотні моделі – моделі більш високого рівня, вони враховують, крім особливостей статичного режиму, інерційність компонентів. Тому такі моделі доповнюють системою диференціальних рівнянь, яка враховує інерційність компонентів, або еквівалентними схемами реальних приладів на високих частотах – індуктивностями і ємностями виводів, інерційностями, які визначають фізичні процеси в компонентах (наприклад, накопичення заряду), ємностями областей структур тощо.
Особливість низькочастотних і високочастотних моделей полягає в тому, що вони створюються на зосереджених елементах і тому для цих моделей справедливі закони Кірхгофа.
Надвисокочастотні моделі відрізняються від високочастотних моделей
врахуванням просторових і тимчасових координат, тому для аналізу й

розрахунку НВЧ-схем необхідно використовувати рівняння Максвелла.
Застосування законів Кірхгофа виправдано лише в діапазоні частот до 10
ГГц, де розміри компонентів (особливо компонентів інтегральних схем).

2 Моделі компонентів цифрової електроніки

2.1 Основні поняття опису цифрових компонентів
Спочатку програма PSpice була призначена для моделювання чисто аналогових пристроїв. В даний час вона забезпечує моделювання змішаних аналого-цифрових схем, які, зокрема, можуть складатися тільки з цифрових пристроїв і не містити аналогових блоків. Зазвичай змішані пристрої моделюються в режимі .TRAN (розрахунок перехідних процесів), однак інші режими також доступні. В режимі .DCзатримки сигналів в цифрових блоках ігноруються і розраховуються логічні рівні виходів цифрових компонентів в стаціонарному режимі. В режимах .AC, .NOISE, .TF і .SENS цифрові компоненти не беруть участі в аналізі малосигнальних частотних характеристик кола, лише для аналогових частин аналого-цифрових та цифро-аналогових інтерфейсів складаються лінеаризовані схеми заміщення їхніх вхідних і вихідних комплексних опорів. Розглянемо специфіку моделювання цифроаналогових пристроїв.
Модель інтегральної схеми (ІС) (рис. 1.2) в програмі PSpice показано у вигляді примітивів Uxxx, що відбивають їх функціонування на логічному рівні, і двох аналого-цифрових та цифро-аналогових інтерфейсів, що відображають їх вхідні і вихідні каскади.



Рис 1.2 – Моделі цифрової IC
У завданні на моделювання вказуються тільки примітиви цифрових пристроїв Uxxx. Якщо при цьому цифрові ІС з’єднуються безпосередньо один з одним, то блоки інтерфейсів до уваги не беруться. Якщо ж до входу або виходу мікросхеми підключений аналоговий компонент, то необхідно включити відповідний інтерфейс. В принципі, вони можуть бути вручну внесені в опис завдання на моделювання (у файл. *.СIR) як окремі компоненти, проте програма PSpice Schematics робить це автоматично.
Отже, змішані аналого-цифрові схеми складаються з компонентів трьох типів:
- аналогові компоненти;
- пристрої з’єднання аналогових і цифрових компонентів (пристрої інтерфейсу);
- цифрові компоненти (примітиви).
Відповідно розрізняють три типи вузлів:
- аналогові вузли, до яких підключені тільки аналогові пристрої;
- цифрові вузли, до яких підключені тільки цифрові пристрої;
- вузли інтерфейсу, до яких підключена комбінація аналогових і
цифрових пристроїв.
Програма PSpice Schematics автоматично розщеплює кожен вузол інтерфейсу на два вузли – чисто аналоговий і чисто цифровий – і підключає між ними макромодель аналого-цифрового або цифро-аналогового інтерфейсу. Крім того, до моделей інтерфейсів автоматично підключається джерело живлення цифрових схем.
Логічні рівні цифрових вузлів набувають одного з таких значень:
- 1 – високий рівень;
- 0 – низький рівень;
- R – позитивний фронт (Raise, перехід зі стану «0» в «1»);
- F – негативний фронт (Fall, перехід зі стану «1» в «0»);
- X – невизначений стан (може набувати значень «0», «1», проміжний або нестабільний стан);
- Z – стан високого вихідного опору (логічний рівень може бути високим, низьким, проміжним або нестабільним).
При обчисленні логічних рівнів вузлів, до яких підключено кілька цифрових компонентів, беруться до уваги вихідні опори джерел сигналів.
Розглянемо описи пристроїв інтерфейсу.
Пристрої інтерфейсу підключаються між аналоговими і цифровими компонентами і виконують дві функції. По-перше, з їх допомогою при моделюванні електричних процесів в аналоговій частині кола задаються схеми заміщення вхідних і вихідних каскадів цифрових компонентів, з’єднаних безпосередньо з аналоговими компонентами. По-друге, вони забезпечують перетворення електричної напруги в логічний рівень і навпаки, щоб забезпечити обмін даними між підпрограмами моделювання електричних процесів в аналоговій частині кола і логічного моделювання цифрової частини. Вони поділяються на пристрої передачі даних від аналогових компонентів на вхід цифрових компонентів, так званий
інтерфейс А/Ц (Digital Output), і на пристрої передачі даних від цифрових компонентів на вхід аналогових компонентів, інтерфейс Ц/А (Digital Input).
Якщо аналогові і цифрові компоненти взаємодіють в процесі моделювання, пристрої інтерфейсу підключаються в схему заміщення вітки кола автоматично, коли вони з’єднуються один з одним. Користувач при цьому не вносить пристрій з’єднання в файл опису схеми з розширенням *.CIR. Для забезпечення такого режиму попередньо в бібліотеки цифрових компонентів вносяться асоційовані з кожним компонентом моделі пристроїв інтерфейсу, оформлені у вигляді макромоделей. При розщепленні вузла інтерфейсу для автоматичного підключення пристрою інтерфейсу програма PSpice Schematics створює новий цифровий вузол.
Перелік цих вузлів, створених програмою, розташовується в вихідному
файлі з розширенням *.OUT в розділі Generated AtoD and DtoA. Зауважимо,
що вузол інтерфейсу характеризується електричною напругою, а додатковий цифровий вузол – логічним станом. Користувач має право безпосередньо внести в опис кола пристрою інтерфейсу А/Ц і Ц/А, при цьому програма нові пристрої підключати вже не буде.
Розглянемо, як приклад, змішане аналого-цифрове коло на рис. 1.3. Воно складається з двох цифрових компонентів: генератора цифрового сигналу U1 і логічного вентиля 2І-НІ, наведеного у вигляді макромоделі X1. На один вхід вентиля X1 підключається генератор аналогового сигналу VSIN, на інший – генератор цифрового сигналу U1, а до виходу – аналогове -коло. Таким чином, тут є два вузли інтерфейсу 1 і 2. До вузла 1підключений аналоговий компонент VSIN і вхід цифрового компонента X1, тому між цими компонентами програмою підключений в схему заміщення інтерфейс А/Ц і створюється додатковий цифровий вузол l$AtoD. Аналогічно між виходом цифрового компонента X1 і аналоговим -колом буде підключений інтерфейс Ц/А і створений додатковий цифровий вузол 3$DtoA.

Рис 1.3 – Приклад змішаного аналого-цифрового кола
Імена додаткових цифрових вузлів складаються за таким правилом: на початку їхнього імені повторюється ім’я вузла інтерфейсу, до нього додається символ $ і потім суфікс AtoD або DtoA – залежно від типу інтерфейсу (ім’я вузла на виході А/Ц набуває суфіксу AtoD, на вході Ц/А – DtoA). Якщо до одного вузла інтерфейсу підключається не один, а декілька однотипних компонентів, то утворюються додаткові цифрові вузли, в кінці імен яких додаються цифри 2, 3 ... . Крім того, в схемі на рис. 1.2 до інтерфейсу Ц/А автоматично підключається джерело живлення через глобальний вузол $G_POS. Зазначимо, що схема на рис. 1.2 містить аналогові вузли 1, 3, $G_POSта цифрові вузли l$AtoD, 2, 3$DtoA. Потенціали аналогових вузлів і логічні стани цифрових вузлів можна вивести на друк, наприклад, за директивою .PRINT TRAN V (l) D (2) V (3). Отже, кожному реальному цифровому компоненту ставляться у відповідність:
1. Два пристрої інтерфейсу для сполучення з аналоговими пристроями, які можуть підключатися до його входу і виходу, названі інтерфейсами Ц/А і А/Ц, які здійснюють обмін даними між підпрограмами моделювання аналогових і цифрових пристроїв програми PSpice;
2. Моделі вхід/вихід, які відображатимуть його вхідні і вихідні комплексні опори;
3. Моделі динаміки, що враховують затримку сигналів. Моделі цифрових компонентів і асоційовані з ними супутні моделі поміщаються в спеціальні бібліотеки .


2.2 Загальний опис цифрових компонентів PSpice OrCAD

Цифрові компоненти (примітиви) задаються за форматом: Uxxx <тип>

[(<список параметрів>)] <+вузол джерела живлення> + <-вузол джерела

живлення> <список вузлів> + <ім’я моделі динаміки> <ім’я моделі

вхід/вихід> + [MNTYMXDLY = <вибіp значення затримки>] + [IO_LEVEL

= <рівень моделі інтерфейсу>].

Параметр <тип> вказує тип логічного пристрою; в круглих дужках вказуються значення одного або більше параметрів через кому. Після списку вузлів підключення логічного пристрою йдуть імена двох моделей. Перша модель описує динамічні властивості пристрою, друга – характеристики вхідних і вихідних опорів.

Моделі динаміки мають ключові слова, наведені в табл. 4.1.

Таблиця 4.1 – Ключові слова моделі динаміки
Моделі вхід/вихід мають ключове слово UIO.

Параметр MNTYMXDLY дозволяє конкретному індивідуальному приладу призначити мінімальне, типове або максимальне значення часу затримки, вказане в специфікації моделі його динаміки:

- 0 – значення затримки, задане параметром DIGMNTYMX директиви

.OPTIONS (за замовчуванням параметр дорівнює 2);

- 1 – мінімальне значення;

- 2 – типове значення;

- 3 – максимальне значення;

- 4 – розрахунок найгіршого випадку (мінімум/максимум).

Параметр IO_LEVEL вказує тип цифро-аналогового і аналогоцифрового інтерфейсу даного цифрового пристрою:

- 0 – відповідно до значення параметра DIGIOLVL директиви

.OPTIONS (за замовчуванням він дорівнює 1);

- 1 – інтерфейс AtoD1 / DtoA1;

- 2 – інтерфейс AtoD2 / DtoA2;

- 3 – інтерфейс AtoD3 / DtoA3;

- 4 – інтерфейс AtoD4 / DtoA4.

Затримка сигналу в примітивах цифрових пристроїв визначається в двох моделях: динаміки і вхід/вихід.

Модель динаміки визначає затримки поширення і такі часові обмеження, як час установлення (setup) і утримування (hold). Модель вхід/вихід задає вхідні і вихідні опори, ємності і час перемикання.

Коли вихід примітиву з’єднується з іншим примітивом загальний час

затримки поширення першого примітиву дорівнює сумі часу встановлення

напруги на його навантаженні і часу поширення сигналу, зазначеного в

моделі динаміки. Час встановлення напруги на навантаженні (loading delay)

розраховується за формулою:



де – вихідний опір пристрою, що дорівнює DRVH або DRVL залежно від логічного рівня на виході; – сума вхідних і вихідних ємностей цифрових пристроїв INLD, OUTLD, підключених до даного виводу.

Коли вивід примітиву підключений до аналогового пристрою, затримка

поширення зменшується на величину, яка дорівнює часу перемикання,

заданому в моделі вхід/вихід.

Мінімальна тривалість сигналу на вході цифрового примітиву,

необхідна для зміни його логічного стану, повинна перевищувати час

затримки, наведений в моделі динаміки (це обмеження не стосується

цифрових ліній затримки). Більш короткі вхідні імпульси не викличуть на

виході ніякого ефекту.

Приклад. Наведемо опис змішаного кола на рис. 4.2:

Analog / Digital Interface Example

.ОРТ АССТ LIST LIBRARY EXPAND RELTOL = .001

75.LIB DIG.LIB

VSIN 1 0 SIN (05v 1MEG)

U1 STIM (1,1) $G_DPWR $G_DGND 2 IO_STD

+ TIMESTEP = 10ns

+ (OC, 1) LABEL = BEGIN

+ (10,0) (20,1) (3C.X) (40,0) (5C.Z)

+ 6C GOTO BEGIN -1 TIMES

X1 1 23133LA3

RL 3 0 25k

CL 3 0 5pF

.TRAN 5ns 500ns

.PRINT TRAN V (1) D (2) V (3)

.PROBE

.END

Тут відбувається звернення до бібліотечного файлу моделей цифрових вітчизняних компонентів dig.lib.

Звернемо увагу, що цифрові ІС, навіть найпростіші, для яких є примітиви, наведені в бібліотеці у вигляді макромоделей, імена котрих збігаються з позначенням за ЄСКД (в латинській транскрипції). Це дозволяє користувачеві не замислюватися про правила опису кожної конкретної ІС, надаючи це розробникам бібліотек моделей.

Інформація про макромоделі пристроїв, сполучення яких автоматично

підключаються в схему, їх імена і імена нових цифрових вузлів

поміщається в вихідному файлі з розширенням *.OUT [12].
2.3 Опис багаторозрядних АЦП та ЦАП

Багаторозрядні АЦП (рис. 4.3) задаються у форматі: Uxxx ADC () <список вузлів> <модель динаміки> + <модель вхід / вихід> + [MNTYMXDLY = <вибіp значення затримки>] + [IO_LEVEL=<рівень моделі інтерфейсу>].

Імена вузлів перераховуються в <списку вузлів> в такому порядку: <+вузол джерела живлення>, <-вузол джерела живлення>, <аналоговий вхід>, <опорна напруга>, <«земля»>, <сигнал дозволу>, <сигнал запуску>,<сигнал переповнення>, , ..., <1-й розряд>.


Рисунок 4.3 – Багаторозрядний АЦП

Модель динаміки має формат .MODEL <Ім’я моделі> UADC [(параметри)].

Параметри моделі динаміки АЦП наведені в табл. 4.2 (значення за замовчуванням – 0, одиниця виміру – с).
Таблиця 4.2 – Параметри моделі динаміки АЦП


Часова діаграма АЦП показана на рис. 4.4.



Рисунок 4.4 – Часова діаграма АЦП

Вихідний сигнал АЦП дорівнює найближчому цілому значенню відповідно до виразу:

[V (<аналоговий вхід>) / V (<опорна напруга>)] * 2m,

де m – кількість розрядів.

Якщо це значення більше за 2m-1, всі розряди даних і розряд переповнення набудуть значення 1. Якщо воно менше нуля, розряди даних набудуть нульового значення, а розряд переповнення – 1. Таким чином, опорна напруга встановлює діапазон вхідної напруги АЦП.

Сигнал дозволу (convert pulse) може мати будь-яку, навіть і нульову тривалість. Якщо цикл кодування tpsd=0, то m розрядів даних і розряд переповнення, не набуваючи невизначеного стану, одразу набувають нового значення. Між вузлами <опорна напруга> і <«земля»> підключається резистор з опором 1/GMIN.

Вибірки вхідних напруг відбираються за переднім фронтом імпульсу дозволу, причому швидкість зміни вхідних напруг не впливає на результат перетворення.

Наведемо приклад опису 4-розрядного АЦП:

U3 ADC (4) $G_DPWR G_DGND 1 10 0 conv stat over out3 out2 outl out0 DINAM IO_ADC

.MODEL DINAM UADC (+ Tpcsmn = 5ns, tpcsty = 8ns, tpcsmx = 10ns, + Tpsdmn = 16ns, tpsdty = 20ns, tpsdmx = 22ns, + Tpdsmn = 4ns, tpdsty = 5ns, tpdsmx = 6ns)

.MODEL IO_ADQ UIO (drvh = 50 drvl = 50)

Багаторозрядний ЦАП (рис. 4.5) задається у форматі: Uxxx DAC ()

<список вузлів> <модель динаміки> + <модель вхід / вихід> +[MNTYMXDLY = <вибір значення затримки>] + [IO_LEVEL=
].

Імена вузлів перераховуються в <списку вузлів> в такому порядку: <+вузол джерела живлення>, <-вузол джерела живлення>, <аналоговий вихід>, <опорна напруга>, <«земля»>, , ...,<1-й розряд вхідного сигналу>.



Рисунок 4.5 – Багаторозрядний ЦАП
Модель динаміки ЦАП має вигляд .MODEL <Ім’я моделі> UDAC [(параметри)]. Параметри моделі динаміки ЦАП наведені в табл. 4.3 (значення за замовчуванням – 0, одиниця виміру – с).

Таблиця 4.3 – Параметри моделі динаміки ЦАП

Опорна напруга визначає діапазон вихідної аналогової напруги. Між вузлом джерела опорної напруги і «землею» підключається опір 1/GMIN.

Якщо який-небудь розряд вхідного цифрового сигналу не визначений, вихідна напруга дорівнює половині різниці двох напруг. Одна з них являє собою вихідну напругу ЦАП, якщо всі невизначені стани «X» замінити на «1», друга – якщо ці стани замінити на логічний «0». Це характеризує перехідні процеси в ЦАП (рис. 4.6).



Рисунок 4.6 – Перехідні процеси в ЦАП
При зміні станів всіх розрядів вихідна напруга лінійно змінюється протягом інтервалу перетворення [13].

2.4 Вентилі

Вентилі підрозділяються на елементарні і складні. Елементарні вентилі мають один або кілька входів і тільки один вихід. Складні вентилі (збірки) містять в одному корпусі декілька простих вентилів (рис. 4.7).


Рисунок 4.7 – Складні вентилі (збірки)

Крім того, вентилі підрозділяються на два типи: стандартні вентилі і вентилі з трьома станами. Вентилі з трьома станами управляються сигналами дозволу. Коли цей сигнал має рівень «0», вихідний сигнал вентиля має невизначений рівень «X» при високому вихідному опорі Z.

Параметри моделей стандартних вентилів перераховані в табл. 4.4.

Таблиця 4.4 – Параметри моделей стандартних вентилі

Модель динаміки вентилів має формат .MODEL <Ім’я моделі> UGATE [{параметри}]. Параметри моделей стандартних вентилів типу UGATE наведені в табл. 4.5 (значення за замовчуванням – 0, одиниця виміру – с).
Таблиця 4.5 – Параметри моделей стандартних вентилів


Вентилі з трьома станами перераховані в табл. 4.6.
Таблиця 4.6 – Вентилі з трьома станами


Вентилі з трьома станами є буфером BUF3 та інвертором INV3 [12].

2.5 Пристрої живлення

У програмі PSpice прийнято, що макромодель джерела живлення має

ім’я DIGIFPWR і на неї автоматично робиться посилання за наявності в схемі макромоделей аналого-цифрових інтерфейсів. Конкретний зміст макромоделі джерела живлення визначається користувачем, а її текст поміщається в бібліотеку цифрових пристроїв. Наведемо макромодель джерела напруги, що набуває за замовчуванням значення 5 В:

.subckt DIGIFPWR AGND optional: DPWR=$G_DPWR DGND=$G_DGND + params: VOLTAGE=5.0v REFERENCE=Ov VDPWR DPWR DGND {VOLTAGE} R1 DPWR AGND 1MEG VDGND DGND AGND {REFERENCE} R2 DGNDAGND 1MEG

.ends

Тут вузлам цифрового живлення і цифрової «землі» присвоєно глобальні імена $ G_DPWR, $ G_DGND (за бажання їх можна змінити тут і одночасно в моделях всіх цифрових пристроїв). Вузол AGND – загальний вузол джерела живлення, який при підключенні в загальну схему з’єднується з вузлом аналогової «землі» 0. Для створення макромоделі джерела іншої напруги необхідно в завдання на моделювання (у файлі *.CIR) внести виклик макромоделі джерела живлення, задавши за допомогою параметра VOLTAGE потрібне значення напруги живлення, і вказати після номера вузла «землі» імена (номери) вузлів, наприклад:

XMYPOWER О MY_PWR MY_GND DIGIFPWR params: VOLTAGE=9.0v.

Тут викликається джерело напруги 9 В MY_PWR і MY_GND. Ускладнивши макромодель, можна створити джерело декількох напруг[12].

2.6 Генератори цифрових сигналів

Генератори цифрових сигналів можна задати двома способами: визначення форми цифрового сигналу за форматом (пристрої STIM) та зчитування тимчасової діаграми цифрового сигналу з файлу (пристрої FSTREAM).
2.6.1 Визначення форми цифрового сигналу за форматом (пристрої

STIM)

Визначення форми цифрового сигналу в завданні на моделювання за форматом (пристрої STIM): Uxxx STIM (<кількість сигналів>, <формат>) + <+ Вузол джерела живлення> <-вузол джерела живлення> + <Список вузлів> * <ім’я моделі вхід / вихід> + [IO_LEVEL- <номер макромоделі інтерфейсу вхід / вихід>] + [STIMULUS = <ім’я впливу>] [TIMESTEP = <крок за часом>] + <Команди опису форми сигналу> *.

Змінна <кількість сигналів> дорівнює кількості генерованих різних цифрових сигналів.

Змінна <формат> – це специфікація формату змінної <дані>, в якій наведено логічні рівні сигналів генератора. Ця змінна є послідовністю цифр, загальне число яких дорівнює значенню змінної <кількість сигналів>. Кожна цифра набуває значення 1, 3 або 4, що означає двійкову, вісімкову і шістнадцяткову систему числення.

Підключення джерела живлення задається номерами вузлів <+ вузол джерела живлення>, <-вузол джерела живлення>.

Номери підключення виходів генератора до схеми задаються <списком вузлів>.

Ім’я моделі вхід/вихід задається параметром <ім’я моделі вхід / вихід>, як для будь-якого цифрового пристрою.

STIMULUS – необов’язковий параметр, що позначає ім’я сигналу.

83IO_LEVEL – необов’язковий параметр для вибору однієї з чотирьох макромоделей інтерфейсу вхід/вихід (за замовчуванням 0).

TIMESTEP – необов’язковий параметр для задання періоду квантування (або кроку). При заданні моментів часу номером кроку (мають суфікс «С») він домножається на величину кроку. За замовчуванням встановлюється

TIMESTEP=0. Цей параметр не береться до уваги, якщо задано абсолютні

значення моментів часу (мають суфікс «S»).

Параметр <опис форми-сигналу> являє собою довільну комбінацію одного або декількох рядків:

, <логічний рівень>

LABEL =

GOTO <ім’я мітки> <п> TIMES

GOTO <ім’я мітки> UNTIL GT <дані>

GOTO <ім’я мітки> UNTIL GE <дані>

GOTO <ім’я мітки> UNTIL LT <дані>

GOTO <ім’я мітки> UNTIL LE <дані>

INCR BY <дані>

DECR BY <дані>

REPEAT FOREVER

REPEAT TIMES

ENDREPEAT

FILЕ = <ім’я файлу>

Кожна цифра змінної <дані> являє собою логічний рівень відповідного вихідного сигналу, який наведений в системі числення 2m, де m – відповідна цифра змінної <формат>.

Кількість вузлів в <списку вузлів> має дорівнювати значенню змінної <кількість сигналів>.

Змінна визначає моменти часу, в які задаються логічні рівні сигналу. Якщо перед значенням змінної є символ «+», то ця змінна задає прирощення відносно попереднього моменту часу, в іншому випадку вона визначає абсолютне значення відносно початку відліку часу t=0. Суфікс «S» вказує розмірність часу в секундах (допускається суфікс «nS» – наносекунди і т. п.). Суфікс «С» означає вимір часу в кількості циклів, розмір яких визначається параметром TIMESTEP (змінна <крок за часом>).

Змінна <дані> складається із символів «0», «1», «X», «R», «F» або «Z», інтерпретованих у заданому форматі.

Змінна <п> задає кількість повторюваних циклів GOTO, причому значення n=1 задає нескінченне повторення циклу.

Змінна <ім’я мітки> використовується при організації циклу за допомогою оператора переходу GOTO, який передає управління на рядок за оператором LABEL=<ім’я мітки>.

REPEAT FOREVER – початок нескінченно повторюваного циклу (еквівалентн конструкції REPEAT -1 TIMES).

REPEAT TIMES – повторення n раз.

ENDREPEAT – кінець циклу REPEAT.

FILE – вказання імені файлу, в якому знаходиться опис одного або декількох вхідних сигналів.

Наведемо приклад:

USIGNAL STIM (2,11) $ G_DPWR $ G_DGND 1 2 IO_STM TIMESTEP = 1ns

+ ОС 00; у момент часу t = 0 стани обох вузлів дорівнюють «0»

+ LABEL = M

+ 1C 01; при t = 1 не стан вузла 1 дорівнює «0», вузла 2 – «1»

+ 2С 11; при t = 2 не стани обох вузлів дорівнюють «1»

+ 3С GOTO M 3 TIMES; у момент часу t = 3 не перехід на мітку М і виконується перша інструкція без додаткової затримки

Цикл повторюється 3 рази [12].

2.6.2 Зчитування тимчасової діаграми цифрового сигналу з файлу

(пристрої FSTREAM)

Пристрої FSTIM задаються за форматом:

Uxxx FSTIM (<кількість виходів>) <+ вузол джерела живлення>

+ <-вузол джерела живлення> <список вузлів> *

+ <Ім’я моделі вхід / вихід> FIL Е = <ім’я файлу сигналів>

+ [IO_LEVEL = <номер макромоделі інтерфейсу вхід/вихід>]

+ [SIGNАМЕS = <ім’я впливу>].

Параметр <кількість виходів> визначає кількість вузлів, до яких підключаються сигнали. Варто звернути увагу, що задання за допомогою параметра FILE імені файлу, в якому описані сигнали, є обов’язковим.

Файл цифрового сигналу може бути отриманий шляхом редагування файлу результатів моделювання або складений вручну за допомогою будьякого текстового редактора.

Файл цифрового сигналу має дві секції: заголовок (header), що містить список імен сигналів, та список значень сигналу (transitions), що містить на одному або більше рядках моменти часу змін сигналів і колонки їх значень.

Наведемо спочатку приклад файлу цифрових сигналів:

Заголовок; містить імена сигналів CLOCK, RESET, IN1, IN2

* Початок опису сигналів; відділяється від заголовка пустим рядком

0 0000; двійкові коди сигналів

10ns 1100

20ns 0101

30ns 1110

40ns 0111

Заголовок має такий формат:

[TIMESCALE=<значення>]<ім’я сигналу 1>…< ім’я сигналу n>

ОСТ(<3-й біт сигналу> … <1-й біт сигналу> …

НЕХ(<4-й біт сигналу> … <1-й біт сигналу>) …

Імена сигналів можуть розділятися комами або пропусками. Вони розташовуються на одному або декількох рядках, але рядки продовження не мають на початку знака «+». Максимальна кількість сигналів 255. На одному рядку можуть розміщуватися не більше 300 символів. Імена сигналів перераховуються в тому ж порядку, в якому їх значення наводяться в тимчасових діаграмах.

Якщо перед ім’ям сигналу не вказується назва системи числення, він вважається двійковим. Імена сигналів, записаних у вісімковому коді, наводяться за допомогою коду ОСТ і групуються по 3 сигнали (імена груп сигналів беруть в круглі дужки). Імена шістнадцяткових сигналів мають код HEX і групуються по 4 сигнали.

Наведемо ще один приклад файлу сигналів:

Clock Reset In1 In2

HEX (Addr7 Addr6 Addr5 Addr4) HEX (Addr3 Addr2 Addrl Addr0)

ReadWrite

0 0000 00 0; для наочності між групами можна вставляти пробіли

10п 1100 4Е 0

20п 0101 4Е 1

30п 1110 4Е 1

40п 0111 FF 0

Тут спочатку наведено імена чотирьох двійкових сигналів, потім дві групи сигналів, що задаються в шістнадцятковому вигляді, і потім ще один бінарний сигнал. У подальшому списку значень сигналів подано 7 колонок, відповідних наведеним у заголовку сигналам.

Список значень має формат:

<Час> <значення сигналу> *.

Список значень відділяється від заголовка пустим рядком. Моменти часу і список значень сигналів мають бути розділені принаймні одним пропуском. Для моментів часу змін сигналів вказуються їх абсолютні значення (в секундах), наприклад 25ns, 1.2E-9, 5.8 або приріст відносно попереднього моменту часу. Ознака збільшення – знак «+» перед значенням моменту часу, наприклад +5ns. Кожне значення сигналу відповідає одиничному бінарному сигналу або групі сигналів, імена яких занесені до груп з покажчиками системи числення ОСТ або HEX. Загальна кількість значущих цифр у значеннях сигналів має дорівнювати загальній кількості бінарних сигналів і груп сигналів, позначених символами ОСТ і HEX. Розряди даних сигналу можуть набувати значень, наведених в табл.4.7.
Таблиця 4.7 – Значення розрядів сигналів


Зауважимо, що задній фронт не може в шістнадцятковій системі позначатися як F, тому що цей символ зайнятий під чисельне значення. Наведемо приклади генераторів цифрових сигналів типу FSTIM.

Приклад 1. Нехай є файл digl.stm, в якому описана тимчасова діаграма сигналу IN1. Тоді до завдання на моделювання можна внести такий опис генератора:

U1 FSTIM (1) $G_DPWR $G_DGND IN1 IO_STM FILE = DIG1.STM

Приклад 2. Нехай є файл flipflop.stm такого змісту:

J K PRESET CLEAR CLOCK 0 0 0 010

10ns 0 0 111

До завдання на моделювання внесемо опис генератора сигналу

U2 FSTIM(4) $G_DPWR $G_DGND CLK PRE J K IO_STM + FILE=flipflop.stm

SIGNAMES = CLOCK PRESET.

У цьому прикладі першим двом вузлам CLK і PRE відповідають сигнали CLOCK і PRESET з файлу сигналів, це відповідність встановлюється за допомогою опції SIGNAMES. Останнім вузлам J і К відповідають однойменні сигнали з файлу сигналів, тому їх імена немає необхідності вносити до опції SIGNAMES. Сигнал CLEAR в цьому прикладі не використовується (але на нього можна послатися в іншому генераторі FSTIM) [12].

2.7 Запам’ятовувальні пристрої

Запам’ятовувальні пристрої (ЗП) поділяються на постійні (ROM, Read Only Memories) і оперативні (RAM, Random Access Read-Write Memories)[12].

2.8 Цифрові лінії затримки

Вони здійснюють затримку вхідного сигналу будь-якої тривалості (зауважимо, що вентилі не пропускають імпульси, тривалість яких менша за час затримки). Лінії затримки мають тип DLYNE, у списку вузлів після перерахування вузлів підключення джерела живлення вказуються <вузол входу> і <вузол виходу>.

Модель динаміки лінії затримки має форму

.MODEL <Ім’я моделі> UDLY [(параметри)]

Параметри цифрових ліній затримки наведено в табл. 4.12 (значення за замовчуванням – 0, одиниця виміру – с).

Таблиця 4.12 – Параметри цифрових ліній затримки



Значення ідентифікаторів за замовчуванням – 0, а одиниця виміру – с.

Висновок

В даному рефераті розглянуто моделі компонентів цифрової електроніки, їх характеристики та параметри . Зокрема , поняття моделювання , класифікацію параметрів при моделюванні, види аналізу та розрахунку електронних схем, класифікацію моделей . Також описані основні поняття опису цифрових компонентів.

СПИСОК ВИКОРИСТАНИХ ДЖЕРЕЛ

Моделювання в електроніці : навчальний посібник / К. В. Огородник, Б. П. Книш, П. М. Ратушний, О. О. Лазарєв. – Вінниця : ВНТУ, 2017. – 118 с.



1   2

скачати

© Усі права захищені
написати до нас