додати матеріал


16-ти розрядний реверсивний регістр

[ виправити ] текст може містити помилки, будь ласка перевіряйте перш ніж використовувати.

зсуву

Технічне завдання

Спроектувати 16-ти розрядний реверсивний регістр зсуву. Забезпечити перетворення результату на виході в код 8-4-2-1 і його індикацію на семисегментний індикаторі.

Опис структурно-електричної схеми пристрою

Структурна схема в Додатку 1

Вона складається з чотирьох основних частин:

Блок регістру

Блок перетворення

Блок дешифрування

Блок індикації

Спочатку інформація в двійковому форматі надходить на входи Блоку регістра, призначеного для зберігання, записи і зсуву інформації. Виходи блоку регістру з'єднані з входами Блоку перетворення, що служить для перетворення двійкового коду в двійково-десятковий код 8421. Далі виходи перетворювача з'єднані з входами Блоку дешифрування, призначеного для перетворення двійково-десяткового коду в сигнали управління семисегментний індикаторами. Виходи Блоку дешифрування з'єднані з входами Блоку індикації. Він служить для відображення результату на семисегментний індикаторі.

Вибір елементної бази

При розробці даної схеми було використано кілька серій мікросхем. При проектуванні блоку регістрів можливо було використання мікросхем типів 155ІР13 або 1533ІР24 як найбільш задовольняють мети завдання. У даному випадку були обрані ІС типу ІР13 через більш низького споживання струму. Також для ІР24 потрібна була б розробка додаткового блоку управління, так як даний регістр працює через двосторонню восьмирозрядний шину даних.

Опис принципової електричної схеми

Принципова схема представлена ​​в Додатку 2

Блок регістру складається з 2-х інтегральних мікросхем 155ІР13, забезпечують синхронне функціонування в декількох режимах.

зберігання

паралельний введення

введення зі зсувом вправо

введення зі зсувом вліво

Паралельний введення

У режимі паралельного введення інформація, представлена ​​в паралельному коді на вході D, записується в регістр по позитивному фронту тактового імпульсу на вході запису. При цьому на вхід R подається "1", а стану інших входів, крім режимних, можуть бути довільними.

Послідовний введення

Для послідовного введення і зсуву в одну зі сторін інформація подається поразрядно і вибраний вхід DR або DL (DR-зсув вправо, DL-зсув вліво) і синхронно з позитивними фронтами тактових імпульсів надходить на розрядні виходи Q0-Q7. У цьому випадку також R = 1, на режимних входах встановлюється необхідний код, а стан інших входів довільне.

Зберігання

У режимі зберігання вміст регістра залишається незмінним незалежно від сигналів, поданих на установчий вхід та входи даних.

Асинхронне обнулення регістра відбувається при R = 0.

Перед початком роботи на керуючих входах встановлюється режим роботи.

Режим вибирається завданням відповідного коду на входах S. (Нижче наведена таблиця режимів)

Таблиця режимів ІР13

S0

S1

Режим

0

0

Зберігання

0

1

Зрушення вліво

1

0

Зсув вправо

1

1

Паралельний введення

Потім на вхід даних подається записуване число.

Початкове число записується у регістри через входи даних D0-D7 (перший регістр) і D8-D15 (другий регістр)

Входи тактових імпульсів і керуючих сигналів в обох регістрів включені паралельно.

Блок перетворення являє собою каскадне включення інтегральних мікросхем типу 155ПР7 для перетворення 16-ти розрядів двійкового коду в двійково-десятковий код 8421.

ІС 155ПР7 побудована на основі програмованого в процесі виробництва ПЗУ ємністю 256 біт і має відповідність між вхідними і вихідними кодами згідно з таблицею істинності.

Блок дешифрування складається з п'яти ІС типу 533-ІД18, призначених для управління семисегментний знако-синтезують світлодіодними матрицями типу АЛС324Б. Однією з функцій управління, забезпечувана структурою дешифратора, є перетворення двійково-десяткового коду в семисегментний. Реалізується це при вхідних сигналах LT = RBI = 0. У такому режимі висновок BI / RBO є входом, на якому встановлюють або рівень логічної "1", або його залишають вільним. Для гасіння індикатора на вхід BI / RBO досить подати рівень логічного "0", а стану інших входів при цьому можуть бути довільними.

Блок індикації представляє собою п'ять семисегментних знако-синтезують світлодіодних матриць типу АЛС324Б.

За допомогою них відображається результат роботи схеми.

Додаток 1

16-ти розрядний реверсивний регістр

16-ти розрядний реверсивний регістр

16-ти розрядний реверсивний регістр

Додати в блог або на сайт

Цей текст може містити помилки.

Програмування, комп'ютери, інформатика і кібернетика | Реферат | 9.6кб. | скачати

Схожі роботи:
Реверсивний перетворювач
Послідовний 16 ти розрядний суматор
Послідовний 16-ти розрядний суматор
Арифметико-логічний пристрій АЛУ Регістр PSW
Лічильник команд Регістр DPTR Пам`ять Порти
© Усі права захищені
написати до нас
Рейтинг@Mail.ru